位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第650页 > ADN2850ACP25-RL7 > ADN2850ACP25-RL7 PDF资料 > ADN2850ACP25-RL7 PDF资料1第6页
初步的技术数据
非易失性存储器可编程电阻器
ADN2850ACP引脚配置
SDI
CLK RDY
CS
ADN2850
16
RDY
15
CS
14
PR
13
WP
12
V
DD
11
V
2
10
W2
9
B2
ADN2850ARU引脚配置
CLK
SDI
1
2
3
4
5
6
7
8
16
SDO
GND
V
SS
V
1
15
14
13
12
PR
11
WP
10
V
DD
9
V
2
SDO
GND
V
SS
V
1
W1
B1
1
2
3
4
5
W1
6
B1
7
B2
8
W2
ADN2850ACP引脚说明
#
1
名字
SDO
描述
串行数据输出引脚。开漏输出需要
外部上拉电阻。命令9和10
启动SDO输出。请参阅指令操作
真值表。表2.其他命令移出
先前加载SDI位模式延迟24
时钟脉冲。这允许菊花链操作
多个包。
接地引脚，逻辑接地参考
负电源。连接到零伏特为单
电源应用。
日志输出电压1内部二极管产生的
配置晶体管
RDAC1的雨刮器终端。 ADDR（ RDAC1 ） = 0的
H
.
RDAC1的B端
RDAC2的B端子。
RDAC2的雨刮器终端。 ADDR（ RDAC2 ）= 1
H
.
日志输出电压2从内部二极管产生的
配置晶体管
正电源引脚。
写保护引脚。当低电平有效，
WP
防止
任何更改本寄存器的内容，除
PR
和CMD 1和8将刷新RDAC寄存器
从EEMEM 。
硬件，轻搭预设引脚。刷新划伤
垫寄存器与EEMEM的当前内容
注册。出厂默认加载中间值512
10
直到
EEMEM装入一个新值由用户（ PR为
在逻辑高电平跳变）激活。
串行寄存器片选低电平有效。串行寄存器
操作发生时，
CS
返回到逻辑高电平。
准备好了。高电平有效开漏输出。标识
结束指令2， 3，8 ，9，10 ，并
PR 。
串行输入寄存器时钟引脚。移在一个位在一个
时间正时钟边沿。
串行数据输入引脚。转变中的一个位在一个时间上的
正时钟CLK的边缘。 MSB先加载。
ADN2850ARU引脚说明
#
1
2
3
名字
CLK
SDI
SDO
描述
串行输入寄存器时钟引脚。移在一个位在一个
时间正时钟边沿。
串行数据输入引脚。转变中的一个位在一个时间上的
正时钟CLK的边缘。 MSB先加载。
串行数据输出引脚。开漏输出需要
外部上拉电阻。命令9和10
启动SDO输出。请参阅指令操作
真值表。表2.其他命令移出
先前加载SDI位模式延迟24
时钟脉冲。这允许菊花链操作
多个包
接地引脚，逻辑接地参考
负电源。连接到零伏特为单
电源应用。
日志输出电压1内部二极管产生的
配置晶体管
RDAC1的雨刮器终端。 ADDR（ RDAC1 ） = 0的
H
.
RDAC1的B端
RDAC2的B端子。
RDAC2的雨刮器终端。 ADDR（ RDAC2 ）= 1
H
.
日志输出电压2从内部二极管产生的
配置晶体管
正电源引脚。
写保护引脚。当低电平有效，
WP
防止
任何更改，本发明的内容除外
PR
和
CMD 1和8将刷新由RDAC寄存器
E2MEM.
硬件，轻搭预设引脚。刷新划伤
垫寄存器与EEMEM的当前内容
注册。出厂默认加载中间值512
10
直到
EEMEM装入一个新值由用户（ PR为
在逻辑高电平跳变）激活。
串行寄存器片选低电平有效。串行寄存器
操作发生时，
CS
返回到逻辑高电平。
准备好了。高电平有效开漏输出。标识
结束指令2， 3，8 ，9，10 ，并
PR 。
2
3
4
5
6
7
8
9
10
11
GND
V
SS
V
1
W1
B1
B2
W2
V
2
V
DD
WP
4
5
6
7
8
9
10
11
12
13
GND
V
SS
V
1
W1
B1
B2
W2
V
2
V
DD
WP
12
PR
13
14
15
16
CS
RDY
CLK
SDI
14
PR
15
16
CS
RDY
REV公屋， 13 ， 2001年8月
6
