产品预览
WM8510
注册
地址
R6
时钟
GENERATION
控制
位
0
MS
LABEL
默认
0
描述
设置该芯片是在主框架
与BCLK
0 = BCLK和帧时钟是输入
1 = BCLK和帧时钟是输出
由WM8510 （ MASTER ）产生
配置的BCLK和FRAME
输出频率，为使用该芯片时
是高手了BCLK 。
000 = 1分频（ BCLK = MCLK）
001 =除以2 （ BCLK = MCLK / 2 ）
010 =除以4
011 = 8分频
100 =除以16
101 =除以32
110=reserved
111=reserved
设置缩放无论是MCLK或
PLL时钟输出（下的控制
CLKSEL ）
000 = 1分频
001 =除以1.5
010 =除以2
011 =除以3
100 =除以4
101 =除以6
110 = 8分频
111 = 12分
控制时钟源为所有
内部操作：
0=MCLK
1 = PLL输出
4:2
BCLKDIV
000
7:5
MCLKDIV
010
8
CLKSEL
1
表25时钟控制
环回
设置环回寄存器位使能数字环回。当此位被置位输出数据
从ADC音频接口被直接送入DAC数据输入。
扩
该WM8510支持A -law和
μ律
扩两个发射器（ADC）和接收器（DAC）
两侧。扩能的DAC或ADC音频接口上通过编写相应的启用
值分别DAC_COMP或ADC_COMP寄存器位。
w
PP版本1.2 2004年12月
41
