ISL6123 ， ISL6124 ， ISL6125 ， ISL6126 ， ISL6127 ， ISL6128
艾因
箱子
CIN
DIN
AOUT
布特
COUT
DOUT
引脚
ISL6123 ， ISL6124 ， ISL6125 ，
ISL6126 ， ISL6127 ， ISL6128 （ QFN ）
顶视图
24
23
22
21
20
19
18
17
16
15
14
13
7
8
9
10
11
12
GATE
门
B门
闸门A
DIN
CIN
箱子
艾因
1
2
3
4
5
V
DD
启用
SYSRST ＃
RESET＃
地
DLY_OFF_B
DLY_OFF_C
DLY_OFF_A
UVLO_A
UVLO_B
UVLO_C
UVLO_D
DLY_OFF_D
DLY_ON_A
DLY_ON_B
DLY_ON_C
DLY_ON_D
6
采用4mm x 4mm
图1.典型的ISL6123应用信息
引脚说明
针＃
23
10
1
11
24
9
引脚名称
VDD
GND
功能
片上偏置
偏回归
偏置IC的标称1.5V至5V
IC地面
输入以启动电源的编程序列的开始或关闭。启用功能
为10ms的UVLO禁用后是满意的。 ISL6123具有使能。 ISL6124 ， ISL6125 ， ISL6126和
ISL6127具有ENABLE ＃ 。
只有ISL6128具有2 ＃ ENABLE输入， 1为每个通道2组。
EN_1 ＃为（A ， B）和EN_2 ＃为（ C，D ） 。
RESET＃提供所有门后低信号150ms的充分提高。这个延迟是稳定
输出电压。 RESET ＃将置低时UVLO没有被满足或启用/启用＃幸福
拉高。复位输出为开漏N沟道FET ，并保证在正确的状态
为VDD降低到1V ，并经过筛选后忽略对VDD和UVLO_X快速瞬变。
RESET ＃ _2只存在于ISL6128为（C ， D）组I / O 。
这些输入提供了参考的内部0.633V基准可编程UV锁定和
被过滤忽略短（ <30μs ）低于设定的UVLO水平瞬变。
描述
ENABLE_1 /输入来启动开/关
ENABLE ＃ _1测序。
ENABLE#_2
RESET＃
RESET#_2
RESET ＃输出
20
12
17
14
21
8
16
15
18
13
3
4
UVLO_A
UVLO_B
UVLO_C
UVLO_D
DLY_ON_A
DLY_ON_B
DLY_ON_C
DLY_ON_D
欠压锁定
输出/监控
输入
门开延时
定时器输出
允许编程的延迟和序列为Vout的开启用电容器接地。每
盖被控1μA ， 10毫秒后开启了启用/启用＃具有内部电流启动
源提供延迟到相关的FET的栅极导通。
这些引脚是NC的ISL6126和ISL6127
DLY_OFF_A门关延时
定时器输出
DLY_OFF_B
DLY_OFF_C
DLY_OFF_D
允许编程的延迟和序列Vout的关断，通过启用/通过ENABLE ＃
电容接地。每个盖被控1μA的内部电流源内部参考
电压引起的相应的栅极被拉低接通关断场效应晶体管。
这些引脚是NC的ISL6127
2
FN9005.4
2005年6月10日
