82C284
AC电气规格
T
A
= 0
o
C至+70
o
C（ CD82C284 ） ; V
CC
= 5V
±10%
（续）
T
A
= -40
o
C至+ 85
o
C（ lD82C284 ）
AC时序都参考0.8V和2.0V点的波形信号。如图所示，
除非另有说明。
10MHz
符号
t6
t7
t8
t9
t10
t11
t12
t13
t14
t16
t17
t18
t21
t22
t23
t24
t25
t26
注意事项：
1. V
CC
= 4.5V和5.5V ，除非另有规定ED 。 CLK加载：C
L
= 100pF的。
2.推荐使用晶体和电容性负载的内部晶振;或为EFI输入会议规格吨
1
和
t
2
。推荐的石英装载的为8MHz CLK频率为20MHz的是25PF从引脚X1到地面，并15pF的从脚到X2
地面;从20MHz至25MHz的频率CLK推荐的负载为15pF从X1引脚与GND 。这些推荐值
是+ 5pF的，包括所有的寄生电容。去耦V
CC
和GND尽量靠近82C284越好。
3.这是一个异步输入。该规范给出了仅用于测试目的，以保证识别在特定的CLK边缘。
4.就绪引脚的上拉电阻值为620Ω的额定150pF的负载。
5. t
16
指的是任何允许的CLK周期。
6.当使用推荐的电容负载晶体， CLK输出高电平和低电平的时间保证满足80C286再
quirements 。
7.从1.0V测量的CLK到0.8V的RES波形的波形RES上的RES波形有效和4.2V RES
RES无效。
8.输入测试波形特征： V
IL
= 0V, V
lH
= 4.5V.
UNTESTED规格
10MHz
符号
C
IN
t15A
t15B
参数
输入电容
民
-
最大
10
12.5MHz
民
-
最大
10
单位
pF
CONDlTIONS
（注1 ）
FREQ = 1MHz时，所有的测量都
引用到设备GND ，T
A
= +25
o
C
（注2 ）
（注3）
参数
状态保持时间
F / C建立时间
F / C保持时间
SRDY或SRDYEN建立时间
SRDY或SRDYEN保持时间
ARDY或ARDYEN建立时间
ARDY或ARDYEN保持时间
RES建立时间
RES保持时间
CLK周期
CLK低的时间
CLK高电平时间
READY无效延迟
READY主动延迟
PCLK延迟
复位延时
PCLK低电平时间
PCLK高时间
民
1
15
15
15
2
5
30
20
10
50
12
16
5
-
-
-
t16 -10
t16 -10
最大
-
-
-
-
-
-
-
-
-
-
-
-
-
24
20
27
-
-
12.5MHz
民
1
15
15
15
2
5
25
18
8
40
11
13
5
-
-
-
t16 -10
t16 -10
最大
-
-
-
-
-
-
-
-
-
-
-
-
-
18
16
26
-
-
ns
ns
ns
ns
ns
ns
na
ns
（注2,6）
（注2,6）
在0.8V （注4 ） ，测试条件2
在0.8V （注4 ）
C
L
= 75pF ，测试条件1
C
L
= 75pF ，测试条件3
C
L
= 75pF （注5 ）
C
L
= 75pF （注5 ）
ns
ns
ns
ns
ns
ns
（注3）
（注3）
（注3,7 ）
（注3,7 ）
单位
ns
测试条件
EFI HIGH到CLK低时延
EFI低到CLK高延迟
-
-
30
35
-
-
25
30
ns
ns
8
