HI7191
或自校准，其中只有HI7191本身是在卡利
bration循环。片内校准寄存器是
读/写寄存器，它允许用户读取校准
系数以及写入先前确定
校准系数。
部分是重新校准（如果在校准模式）之前的
DRDY输出端变为低电平时，表示有效数据是可用的。
校准寄存器可以通过串行接口读
在任何时间。然而，必须写入数据时，应考虑
到校准寄存器。如果HI7191是内部
任何更新校准寄存器，用户不能写入
校准寄存器。请参阅操作模式部分
在其上的校准寄存器更新的详细信息
各种模式。
自从进入校准寄存器是异步
在转换过程中，用户请注意新
校准数据可能无法在非常下一组用
校准寄存器写入后， “有效”的数据。这是保证
该新数据将在所述第二组输出的效果
数据。非标定数据可以从设备获得
通过编写000000 （h）至偏移校准寄存器，
800000 （H）到正满量程校准寄存器，
和800000 （h）至负满量程校准雷吉斯
之三。此设置偏移校正系数为0，并且正
和负增益斜率因子为1。
如果几个HI7191s共享系统主时钟
SYNC
针可以用于同步它们的操作。一个常见的
SYNC
输入到多个设备将同步操作
使得所有输出寄存器被同时更新。的
当然，
SYNC
引脚通常只有在被激活
每个HI7191已校准或已校准
COEF写入该网络cients 。
该
SYNC
销也可以用于控制HI7191时
一个外部多路转换器一起使用的单个HI7191 。该
SYNC
销在本申请中可以用来保证MAX-
切换时imum解决的3个转换周期时间
通道上的多路复用器。
电路工作原理
模拟和数字电源和场地是分开的
在HI7191 ，以减少数字噪声耦合到
模拟电路。标称电源电压AV
DD
= +5V,
DV
DD
= + 5V和AV
SS
= -5V 。如果相同的电源使用
为AV
DD
和DV
DD
当务之急是供应量另行
得非常好解耦到AV
DD
和DV
DD
在销
HI7191 。独立的模拟地和数字地平面应
保留在系统板和理由应
将背面的电源连接在一起。
当HI7191通电时，它需要通过上拉复位
荷兰国际集团的RESET线为低。在复位后，设置内部寄存器
的HI7191的如表2所示，并将该部分在
双极性模式为1的增益和偏移的二进制编码。该
该数字滤波器的滤波器陷波被设置在30Hz ，而在I / O是
设置为双向I / O（数据读取和写入的
SDIO线和SDO是三态） ，降字节顺序，
与MSB科幻RST数据格式。进行自校准
该设备前开始转换。 DRDY变为低电平时，
有效的数据可被输出。
表2.寄存器的复位值
注册
数据输出寄存器
控制寄存器
偏移校准寄存器
正满量程校准
注册
负满量程校准
注册
值（十六进制）
XXXX （未定义）
28B300
自校准值
自校准值
模拟部分说明
图6示出了模拟的一个简化的方框图
调制器的Σ-Δ A / D转换器的前端。该
输入信号V
IN
变成这样的求和结点（该PGIA在
这种情况下）在先前调制器的输出中减去
从它。将得到的信号然后被集成并输出
积分器进入比较器。的输出
比较器然后通过一个1位DAC反馈到加法
结。反馈回路迫使美联储的平均
回信号等于输入信号Vi
IN
.
PGIA
+
V
IN
积分
比较
自校准值
该HI7191的CON组fi guration被写入新变化
设置数据传送到控制寄存器。每当数据被写入
以字节2和/或1个字节的控制寄存器中的一部分
假设一个关键的参数设置被更改
这意味着， DRDY变为高和器件是重新同步
chronized 。如果CON组fi guration被改变，使得
装置处于任一项所述的校准模式，一个新的校准
化执行前的正常转换继续。如果
装置被写入到转换模式下，一个新的校准是
不执行（新的校准，建议任何时候
数据被写入到控制寄存器）。在任一情况下， DRDY
变为低电平时，可获得有效数据被输出。
如果一个数据字节被写入到控制字节0
注册时，设备假定增益尚未
改变了。这是由用户来重新校准设备，如果
增益被以这种方式改变。为这个原因，它是
建议将整个控制寄存器写入
改变该装置的增益时。这确保了
-
∑
DAC
V
RHI
∫
+
-
V
RLO
图6.简单调制器框图
1905
