HI7191
系统增益校准模式
增益校准模式是一种单步过程
更新正负满量程校准稳压
存器。该模式将外部差分信号转换
施加于V
IN
输入，然后存储该值，在阴性
略去满刻度校准寄存器。当时的极性
输入在内部逆转，另一次转换是per-
形成的。这种转换的结果写入到正满
刻度校准寄存器。用户必须应用+全
级电压到HI7191模拟输入和允许信号
选择此模式之前解决。经过1多个转换
期间， DRDY线将激活信号的校准
完整和有效的数据存在于所述数据输出寄存器。
版权所有
此模式中未使用的HI7191 ，不应该
选择。没有内部检测逻辑，以保持此
从条件被选中，并应注意不
主张此位组合。
偏移量和跨度限制
有限制的偏移量和增益从而可以
调整出来的HI7191 。对于这两种单极性和双极性
模式中的最小和最大输入范围是
0.2× V
REF
/ GAIN和1.2× V
REF
/ GAIN分别。
在单极模式的偏移量和跨度不能大于
在1.2× V
REF
/ GAIN限制。所以，如果该跨度是在其最低
对0.2× V值
REF
/增益，偏移量必须小于1×
V
REF
/ GAIN 。在双极性模式下，跨度为周围等距
用于零刻度点的电压。为这种模式
胶印加一半的跨度不能超过1.2× V
REF
/ GAIN 。如果
跨距是在
±0.2
X V
REF
/ GAIN ，则偏移量不能
大于
±2
X V
REF
/ GAIN 。
串行接口
该HI7191有一个灵活的，同步串行通信
端口允许轻松连接多种工业标准的微
控制器和微处理器。串行I / O兼容
与大多数同步传输格式，其中包括两个
摩托罗拉一十一分之六千八百零五SPI和Intel 8051 SSR协议。该
串行接口是一个灵活的2线或3线的硬件接口
其中HI7191可以CON组fi gured读取和写入上一
单双向线路（ SDIO ）或CON连接gured写上
SDIO和阅读SDO线路上。
该接口是字节举办了每个寄存器的字节
有一个特定的C类地址和一个或多个字节的传输
FERS都支持。此外，该接口允许灵活性
作为在字节和位存取顺序。也就是说，用户可以
指定MSB / LSB科幻RST位的定位，并且可以访问字节
在升/降序从任何字节位置。
该串行接口允许用户与5通信
寄存器，用于控制所述装置的操作。
数据输出寄存器
- 一个24位只读寄存器
包含转换结果。
控制寄存器
- 一个24位读/写寄存器包含
该装置的安装和操作模式。
偏移校准寄存器
- 一个24位读/写寄存器
用于校准零点转换器或系统。
正满量程校准寄存器
- 24位，
读/写寄存器，用来校准正满量程
点的转换器或系统。
负满量程校准寄存器
- 24位，
读/写寄存器，用来校准负满
刻度点转换器或系统。
两种时钟模式的支持。该HI7191可以接受
串行接口时钟（SCLK ），为从系统的输入或
产生SCLK信号作为输出。如果MODE引脚
逻辑低的HI7191是在外部时钟模式和
SCLK引脚CON组fi gured作为输入。在这种模式下，用户
提供串行接口的时钟和所有接口时序
特定网络阳离子同步到该输入。如果MODE引脚
是逻辑高的HI7191是在自同步模式和
SCLK引脚CON组fi gured作为输出。在自时钟模式，
SCLK运行以F
SCLK
OSC
1
/ 8和摊位在高字节
边界。 SCLK没有来搪塞低能力
在这种模式下。所有的接口时序特定网络阳离子
同步于SCLK输出。
在自时钟模式正常操作如下（见
图13 ） ： CS采样低OSC下降
1
边缘。该
科幻RST SCLK过渡输出延迟29 OSC
1
从周期
下一个上升OSC
1
。 SCLK转换八次，然后
档高28 OSC
1
周期。在此之后停止周期的COM -
pleted SCLK将再次转型八次摊位高。
这个序列会不断重复，而CS是积极的。
额外的OSC
1
走出CS时需要周期
非活动状态是prop-需要一个时钟周期的延迟
erly采样CS输入。需要注意的是在字节正常失速
边界是28 OSC
1
循环从而使一个SCLK上升沿到
32 OSC上升沿停止周期
1
周期。
CS对我的影响/ O是自同步不同
模式（MODE = 1）比为外部模式（MODE = 0）。为
外部时钟模式CS无效禁用I / O状态
机，有效地冻结I / O周期的状态。那
时，一个I / O循环可使用芯片选择和中断
HI7191将继续与该I / O周期，通过当重新使
CS 。 SCLK可以继续来回切换，而CS是无效的。如果CS
在一个I / O周期变为无效时，它是由用户
确保SCLK的状态是相同的重新激活时
CS至于什么是CS的时候去激活。对于读操作
在外部时钟模式中，请在输出将三态
后立即CS的失活。
对于自计时模式（MODE = 1）时，CS的影响都
不同。如果CS变为高电平（无效），在此期间
当数据被传输（任何非失速时间）的HI7191
将完成的数据传输的字节边界。即，
一旦SCLK开始的八个转变序列，它会永远
完成8个周期。如果CS仍然是一个字节后不活动
已转移将被采样和SCLK将保持
停滞不前的高不知疲倦网络奈特雷。如果CS之前已经回到低电平有效
的数据字节传送周期完成时， HI7191充当
如果CS是活跃在整个转会期。
1910
