K4N26323AE-GC
IBIS ： I / V特性的输入和输出缓冲器
128M GDDR2 SDRAM
控制器的终端电阻必须被设置为一个适当的值，以满足输出电压电平，如果DRAM的ODT是上。
30欧姆驱动@ ODT关闭
1.对于DDR SDRAM器件的典型下拉VI曲线将图一的VI曲线的内部边界线内。
2.在驱动器的下拉电流的30欧姆@ ODT OFF变化，从最小到最大的过程中，温度和电压会说谎
内的外边界线图一的VI曲线的。
35
30
25
最大
IOUT （MA ）
20
15
10
5
0
0
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
1
1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9
典型
最低
图一：下拉特点酒色
Vout的（V）的
3.对于DDR SDRAM器件的典型的上拉VI曲线将是下图b中的VI曲线的内部边界线内。
4.从最小到最大的过程中，温度和电压的30欧姆的ODT @断变化的上拉电流将位于内
外边框线条Figrue b的VI曲线。
0
-5
-10
IOUT （MA ）
-15
-20
-25
-30
-35
0
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
1
1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9
Minumum
典型
最大
Vout的（V）的
图B ：上拉特点酒色
5. 30欧姆的ODT @断变化的最大最小上拉和下拉电流的比值不超过1.7时，为
设备的漏源电压从0到VDDQ / 2
在标称上拉的比率6. 30欧姆的ODT @关变化到下拉电流应该为1 ±10％ ，对于器件的漏
源极电压从0到VDDQ / 2
- 39 -
修订版1.7 （ 2003年1月）
