SHARI =
LHF8OVO7
2.1数据保护
根据不同的应用中，系统设计者可
选择使V ,,电源开关
（仅当存储块擦除或字/字节
写操作是必需的），或者硬连接到VPPHIR 。该装置
无论是适应设计实践，并鼓励
处理器的存储器接口的优化。
当VPPIVPPLK 。存储器的内容不能被改变。
崔，有两个步骤的块擦除或字/字节写
命令序列，免受不必要的提供保护
即使当高电压被施加到V ,,操作。所有
写功能被禁用时， V ,,低于写入
锁定电压V ,,,或者RP ＃为V ,, 。该设备的
引导块锁定功能的WP ＃提供
从无意的代码或数据的额外保护
通过改变块擦除和字/字节写操作。
请参考表6的写保护方案。
3.2输出禁止
用OE ＃为逻辑高电平（V ,,） ，
被禁用。输出引脚（ DQ ， -DQ ,,）
高阻抗状态。
该器件输出
被放置在一个
3.3待机
CE＃为逻辑高电平（ VRH ）将器件置于
待机模式，大大降低了设备功耗
消费。 DQo -DQ ,,输出被放置在高
阻抗状态无关的OE ＃ 。如果在取消
块擦除或字/字节写。该设备将继续
运作，并消耗有功功率，直到
操作完成。
3.4深度掉电
RP ＃在V ，启动深度掉电
模式。
3总线操作
本地CPU读取和在系统写入闪存。
所有的总线周期来或从闪速存储器符合
标准微处理器的总线周期。
3.1读
[载文信息可以从任何块，识别码被读
JR状态寄存器独立于V ,,电压。 RP ＃可以
5E在任V ,,或V ,, 。
第一个任务是写相应的阅读模式
： ommand （读阵列，读取识别码或读
状态寄存器）的CUI 。在初始器件上电
X后，从深度掉电模式退出。设备
自动复位到读阵列模式。六个控制引脚
听写进出的组件的数据流： CE＃
3E ＃ ， WE＃ ， RP ＃ ， WP ＃和BYTE ＃ 。 CE ＃和OE ＃必须
Iriven活性在输出端得到的数据。 CE ＃是
设备选择控制，以及活动时使
;当选的存储设备。 OE＃为数据输出
DQorDQlj ）
控制和活动时驱动器的选择
nemory数据到I / O总线。 WE＃必须在V ,,和
的iP ＃必须在V ,,或V ,, 。图11 ，图12示出读
L
： ycle 。
在读模式， RP ＃ - 低取消选择内存。地方
在一个高阻抗状态的输出驱动和关闭所有
内部电路。 RP ＃必须保持为低电平最少
潜鸟。从加电后，返回时间tpHQV要求
直到最初的存储器访问输出有效。后
此唤醒间隔，恢复正常工作。该
崔复位到读阵列模式和状态寄存器被设置为
80H.
在块擦除或字/字节写模式？ RP ＃ - 低
将中止操作。 RY / BY ＃保持低电平，直到
复位操作完成。存储器的内容是
改变不再有效;的数据可以部分地
擦除或写入。时间tpHWL后需要RP ＃变
为逻辑高电平（V ,,）之前，另一个命令即可
写的。
与任何自动化设备，它断言是重要
RP ＃在系统复位。当系统出来的
复位时，它期望从闪速存储器读取。自动化
闪速存储器提供状态信息在被访问时
在块擦除或字/字节写模式。如果CPU
复位时不带闪存的复位。合适的CPU
初始化可能不会发生，因为闪速存储器
可以提供状态信息，而不是阵列中的数据。
夏普的闪存允许适当的CPU初始化
以下通过使用反相＃输入的系统复位。
在本申请中，反相＃是由同一复位＃控
信号复位系统CPU 。
修订版1.1
