位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第2114页 > M50LPW040N5T > M50LPW040N5T PDF资料 > M50LPW040N5T PDF资料1第4页
M50LPW040
表2.内存识别输入配置
内存编号
1 （引导）
2
3
4
5
6
7
8
ID2
V
IL
或浮动
V
IL
或浮动
V
IL
或浮动
V
IL
或浮动
V
IH
V
IH
V
IH
V
IH
ID1
V
IL
或浮动
V
IL
或浮动
V
IH
V
IH
V
IL
或浮动
V
IL
或浮动
V
IH
V
IH
ID0
V
IL
或浮动
V
IH
V
IL
或浮动
V
IH
V
IL
或浮动
V
IH
V
IL
或浮动
V
IH
A21
1
1
1
1
0
0
0
0
A20
1
1
0
0
1
1
0
0
A19
1
0
1
0
1
0
1
0
低引脚数（ LPC ）信号说明
对于低引脚数（ LPC ）界面见图
1 ，逻辑图和表1信号名称。
输入/输出通信（ LAD0 - LAD3 ） 。
所有
与内存的输入和输出通信
采取这些引脚的地方。地址和数据
总线读取和总线写操作编码
这些引脚上。
输入通信帧（ LFRAME ） 。
该
输入通信帧（ LFRAME ）信号
总线操作的开始。当输入Commu-
讯框是低，V
IL
上的上升沿
时钟启动一个新的总线操作。如果输入
通信帧低，V
IL
，总线时
然后运行该操作被中止。当在 -
把通信帧高，V
IH
，该电流
租金总线操作进行或总线处于空闲状态。
识别输入（ ID0 - ID2 ） 。
鉴定
输入（ ID0 - ID2 ）可处理多达8
回忆在公共汽车上。关于地址的值A19-
A21是相比于硬件捆扎
ID0 ， ID2引脚来选择内存的
解决。对于一个地址位是' 1'
记者ID引脚可悬空或驱动
低，V
IL
;内部下拉电阻包括
带R的值
IL
。一个地址位被“0”的
记者ID引脚必须驱动为高电平，V
IH
;
会有I的泄漏电流
LI2
通过各
当引脚拉至V
IH
;见表20 。
按照惯例引导存储器必须具备ID0-
ID2引脚悬空，驱动为低电平，V
IL
和“111”
价值上A19 -A21和所有附加的回忆
取顺序ID0 - ID2的结构，如图
表2中。
通用输入（ GPI0 - GPI4 ） 。
该gener-
人通用输入，可作为数字输入
在CPU读取。通用输入稳压
存器拥有这些引脚上的值。该引脚必须
具有稳定的数据从循环开始之前
读取的通用输入非注册
直到后周期完成。这些引脚不能
留给浮动，他们应该被驱动为低电平，V
白细胞介素，
or
高，V
IH
.
接口配置（ IC） 。
该接口连接
成形的输入选择低引脚数是否
（ LPC ）或地址/地址复用（A / A
复用）接口使用。所选择的接口必须
之前，上电或复位时被选中
并且，此后，不能改变。状态
在接口配置方面， IC，不宜
操作过程中发生变化。
要选择低引脚数（ LPC）接口的
接口配置引脚应保持悬空或
驱动为低电平，V
IL
;选择地址/地址
复用（A / A复用）接口的引脚应
驱动高，V
IH
。内部下拉电阻
包含R的值
IL
;将有漏电
当前的我
LI2
通过每个引脚时，拉至V
IH
;
见表20 。
接口复位（ RP ） 。
接口复位（ RP ）
输入用于复位存储器。当界面
复位（ RP ）为低，V
IL
，内存是在复位
模式：输出处于高阻抗，并
电流消耗最小化。当RP是
设置高，V
IH
中，存储器是在正常操作状态。
退出复位模式后，进入内存
阅读模式。
CPU复位（ INIT ） 。
在CPU复位， INIT ，引脚
用于重置内存时， CPU复位。
该行为相同界面进行重设，RP和
内部复位线是逻辑OR （电
AND） RP和INIT的。
时钟（CLK） 。
时钟（CLK）输入用于
时钟和输出输入/输出的信号
通信引脚， LAD0 - LAD3 。时钟
符合PCI规范。
4/36
