M50LPW040
图2.逻辑图（A / A复用接口）
描述
该M50LPW040是4兆位（ 512KB ×8 ）非
易失性存储器可被读取，擦除和
重新编程。这些操作可
使用单一的低电压（ 3.0 3.6V）进行
供应量。对于快速编程和擦除速度快于
生产线可选的12V电源可
可用于降低编程和
擦除时间。
所述存储器被划分成块，可以是
独立地被擦除，因此，能够维持
而旧的数据被擦除的有效数据。块可以是
单独保护，以防止意外
从修改编程或擦除命令
内存。编程和擦除命令
写入存储器的命令接口。
片上编程/擦除控制器简化
编程或擦除的方法
内存采取所有特殊的护理
这是必需的，以更新该存储器的操作
内容。编程或擦除操作结束
可以检测任何错误条件
识别。所需要的命令集来控制
该内存符合JEDEC标准相一致。
两个不同的总线接口由支承
内存。主接口的低引脚
伯爵（或LPC ）标准接口。这一直
旨在消除需要在ISA总线
VCC VPP
11
A0-A10
8
DQ0-DQ7
RC
IC
G
W
RP
M50LPW040
RB
VSS
AI05436
图3. TSOP连接
NC
IC （ VIH ）
NC
NC
NC
NC
A10
NC
RC
VCC
VPP
RP
NC
NC
A9
A8
A7
A6
A5
A4
NC
IC （ VIL ）
NC
NC
NC
NC
GPI4
NC
CLK
VCC
VPP
RP
NC
NC
GPI3
GPI2
GPI1
GPI0
WP
TBL
1
40
10
31
M50LPW040
11
30
20
21
VSS
VCC
LFRAME
INIT
俄罗斯足协
俄罗斯足协
俄罗斯足协
俄罗斯足协
俄罗斯足协
VCC
VSS
VSS
LAD3
LAD2
LAD1
LAD0
ID0
ID1
ID2
俄罗斯足协
VSS
VCC
W
G
RB
DQ7
DQ6
DQ5
DQ4
VCC
VSS
VSS
DQ3
DQ2
DQ1
DQ0
A0
A1
A2
A3
A / A MUX
A / A MUX
AI05437
2/36
