M50LPW012
表6块地址
SIZE
（千字节）
16
8
8
32
64
64
64
地址范围
3C000h-3FFFFh
3A000h-3BFFFh
38000h-39FFFh
30000h-37FFFh
20000h-2FFFFh
10000h-1FFFFh
00000h-0FFFFh
块
数
6
5
4
3
2
1
0
块类型
BOOT BLOCK
参数
块
参数
块
主座
主座
主座
主座
注：对于A19 ： 18值，见表2 。
需要注意的是，一个总线写操作过程中，该
命令接口开始执行
一旦数据被完全接收的命令;一
在最后的TAR循环巴士中止不
保证中断命令的执行;公交车，
然而，将被立即释放。
待机。
当LFRAME为高，V
IH
中，
存储器被置于待机模式，其中LAD0-
LAD3被置于高阻抗状态，并在
电源电流降低到待机水平，
I
CC1
.
复位。
在复位模式下，所有内部电路都
关闭时，内存被取消选中，在
输出被置于高阻抗。内存
在复位模式时，接口复位， RP ，或CPU
复位， INIT ，是低，V
IL
。 RP或INIT必须保持
低，V
IL
或用于T
PLPH
。内存复位阅读
在从复位模式和锁定收益模式
寄存器恢复到默认状态，无论
复位前的状态，见表16。如果RP或
INIT变低，V
IL
，编程或擦除过程中
操作时，操作中止，
记忆细胞的影响不再包含有效
数据;存储器可能需要长达吨
PLRH
要中止
编程或擦除操作。
块保护。
块保护可
使用信号顶块锁， TBL勉强，
写的状态的保护， WP ，无论
锁定寄存器。
地址/地址复用（A / A MUX）公交车
操作
地址/地址复用（A / A MUX）
接口有一个更传统风格的界面。
该信号由一个复用的地址
信号（ A0- A10） ，数据信号（ DQ0 - DQ7 ）和
三个控制信号（ RC ，G ， W） 。另外一个
信号，RP可以用于复位存储器。
地址/地址复用（A / A MUX）
接口包括了由Flash使用
编程设备更快厂
编程。的功能的一个子集
提供给低引脚数（ LPC ）接口是
可用;这包括所有的命令，但
排除了安全功能和其它寄存器。
下面的操作可以使用进行
相应的总线周期：总线读，写总线，
输出禁用和复位。
当地址/地址复用（A / A MUX）
界面中选择所有的块
不受保护的。这是不可能的，以保护任何块
通过此接口。
总线读。
总线读操作用于
输出的存储器阵列的内容，该
电子签名和状态寄存器。一
有效的总线读操作开始通过锁存
行地址和列地址信号变换成
使用地址输入， A0 -A10的内存，
和行/列地址选择RC 。然后
写使能（ W）和接口复位（ RP ）必须
高，V
IH
和输出使能，G ，低，V
IL
在
为了执行总线读操作。数据
输入/输出将输出值，见图
11 ， A / A复用接口读AC波形，
表25 ， A / A复用接口读取交流
特性，用于当所述输出信息
变为有效。
总线写。
总线写操作写入到
命令接口。一个有效的总线写操作
首先锁定的行地址和列
地址信号到使用的内存
地址输入， A0 - A10 ，以及行/列
地址选择RC 。数据应被设置于
数据输入/输出;输出使能，G和
接口复位， RP ，一定要高，V
IH
和WRITE
启用，W ，一定要低，V
IL
。数据输入/
输出锁存写的上升沿
启用， W.见图12 ， A / A复用接口
写AC波形，表26 ， A / A多路复用器
接口写AC特点，对细节
的时序要求。
输出禁用。
数据输出为高im-
pedance当输出使能，G ，是在V
IH
.
复位。
在复位模式下，所有内部电路都
关闭时，内存被取消选中，在
输出被置于高阻抗。内存
在复位模式时， RP是低，V
IL
。 RP必须
保持为低电平，V
IL
对于T
PLPH
。如果RP被变为低电平，V
IL
,
编程或擦除操作过程中，
操作中止，存储单元的影响
不再包含有效数据;存储器可以采取
最多至T
PLRH
中止一个编程或擦除操作。
7/35
