M50LPW012
表3.系统内存映射
A23
A31:24, A22
ARRAY
顶部
底部
FFH ， 1B
00H ， 0B
1
0
注册
0
1
信号说明
可有两种不同的总线接口
这一部分。活动接口的选择之前，
上电或复位时使用的接口连接
成形品， IC 。
各接口的信号在所讨论
低引脚数（ LPC ）信号说明部分
和地址/地址复用（A / A MUX）
下面的信号，说明部分。供应显
的NAL在电源信号Descrip-讨论
下面的部分列出。
低引脚数（ LPC ）信号说明
对于低引脚数（ LPC ）界面见图
1 ，逻辑图和表1信号名称。
输入/输出通信（ LAD0 - LAD3 ） 。
所有
与内存的输入和输出通信
采取这些引脚的地方。地址和数据
总线读取和总线写操作编码
这些引脚上。
输入通信帧（ LFRAME ） 。
该
输入通信帧（ LFRAME ）信号
总线操作的开始。当输入Commu-
讯框是低，V
IL
上的上升沿
时钟启动一个新的总线操作。如果输入
通信帧低，V
IL
，总线时
然后运行该操作被中止。当在 -
把通信帧高，V
IH
，该电流
租金总线操作进行或总线处于空闲状态。
识别输入（ ID0 - ID3 ） 。
鉴定
输入（ ID0 - ID3 ）可处理多达16
回忆在公共汽车上。关于地址的值A18-
A21是相比于硬件捆扎
ID0 - ID3引脚来选择内存的
处理，如表2所示。
通用输入（ GPI0 - GPI4 ） 。
该gener-
人通用输入，可作为数字输入
在CPU读取。通用输入稳压
存器拥有这些引脚上的值。该引脚必须
具有稳定的数据从循环开始之前
读取的通用输入非注册
直到后周期完成。这些引脚不能
留给浮动，他们应该被驱动为低电平，V
白细胞介素，
or
高，V
IH
.
接口配置（ IC） 。
该接口连接
成形的输入选择低引脚数是否
（ LPC ）或地址/地址复用（A / A
复用）接口使用。所选择的接口必须
之前，上电或复位时被选中
4/35
并且，此后，不能改变。状态
在接口配置方面， IC，不宜
操作过程中发生变化。
要选择低引脚数（ LPC）接口的
接口配置引脚应保持悬空或
驱动为低电平，V
IL
;选择地址/地址
复用（A / A复用）接口的引脚应
驱动高，V
IH
。内部下拉电阻
包含R的值
IL
;将有漏电
当前的我
LI2
通过每个引脚时，拉至V
IH
;
见表21 。
接口复位（ RP ） 。
接口复位（ RP ）
输入用于复位存储器。当界面
复位（ RP ）为低，V
IL
，内存是在复位
模式：输出处于高阻抗，并
电流消耗最小化。当RP是
设置高，V
IH
中，存储器是在正常操作状态。
退出复位模式后，进入内存
阅读模式。
CPU复位（ INIT ） 。
在CPU复位， INIT ，引脚
用于重置内存时， CPU复位。
该行为相同界面进行重设，RP和
内部复位线是逻辑OR （电
AND） RP和INIT的。
时钟（CLK） 。
时钟（CLK）输入用于
时钟和输出输入/输出的信号
通信引脚， LAD0 - LAD3 。时钟
符合PCI规范。
顶块锁（ TBL ） 。
顶块锁
输入用于防止顶块（块6）
被更改。当顶块锁， TBL ，
被设置为低，V
IL
，计划和块擦除
在顶块的操作没有任何影响，
不管锁定寄存器的状态。当
顶块锁， TBL ，是集高，V
IH
中，
保护块被锁定确定
注册。顶块锁， TBL的状态，不
不影响主块（块的保护
0 5）。
顶块锁， TBL ，必须先设置一个亲
启动克或块擦除操作和
在操作完成之前不得更改
或不可预知的结果可能会发生。护理应
要注意避免不可预知的行为
编程或擦除挂起期间更改TBL 。
写保护（ WP ） 。
写保护输入
用于防止主块（块0-5 ）
被更改。当写保护， WP ，是
设置低，V
IL
，计划和块擦除操作
在主块是无效的，而不管
的锁定寄存器的状态。当写保护，
WP ，是集高，V
IH
，块的保护
通过锁定寄存器来确定。状态
写保护， WP ，不影响保护
顶块（块6 ） 。
写保护， WP ，必须先设定程序
或启动，且必须块擦除操作不
