位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第81页 > EDS1216AABH-75-E > EDS1216AABH-75-E PDF资料 > EDS1216AABH-75-E PDF资料1第24页
EDS1216AABH ， EDS1216CABH
在SDRAM中运行
读/写操作
银行主动
在执行读或写操作之前，相应的行和列地址必须由被激活
银行主动（ ACT ）的命令。是必需的阵有效命令输入和之间的tRCD的间隔
下面的读/写命令的输入。
读操作
读操作开始时读命令输入。输出缓冲区变低-Z在（ / CAS延迟 - 1 ）
循环后读命令集。 SDRAM中可以执行突发读操作。
突发长度可以被设置为1 ，2，4和8的起始地址由列地址指定的读出脉冲串
而银行在读命令集周期选择地址。在读操作时，数据输出的数量之后开始
由/ CAS延迟指定的时钟。在/ CAS延迟可以被设置为2或3 。
当脉冲串长度为1 ，2，4和8的DOUT缓冲自动地在之后的下一个时钟变为高阻
连续的脉冲串长度的数据被输出。
在/ CAS延迟和突发长度必须在模式寄存器中指定。
CLK
tRCD的
命令
法案
读
地址
ROW
COLUMN
DQ
CL = 2
CL = 3
出0
出1
出0
输出2
出1
OUT 3
输出2
OUT 3
CL = / CAS延迟
突发长度= 4
/ CAS延时
CLK
tRCD的
命令
地址
法案
读
ROW
COLUMN
BL = 1
出0
出0出1
DQ
BL = 2
出0出1列2列3
BL = 4
出0出1列2列3列4列5列6列7
BL = 8
BL ：突发长度
/ CAS延时= 2
突发长度
数据表E0410E40 （版本4.0 ）
24
