JTAG和边界扫描时序
表23
列出规格中示出的调试的AC定时参数
图24 。
表23.调试AC时序规范
66兆赫
NUM
D1
D2
D3
D4
1
D5
特征
民
PSTDDATA到PSTCLK设置
PSTCLK到PSTDDATA举行
DSI到DSCLK设置
DSCLK到DSO举行
DSCLK周期时间
4.5
4.5
1
4
5
最大
ns
ns
PSTCLKs
PSTCLKs
PSTCLKs
单位
注意事项：
1
DSCLK和DSI内部同步。 D4是从所测量的
DSCLK输入相到CLKOUT的上升沿同步。
图23
示出了用于在所述值的实时跟踪定时
表23 。
PSTCLK
D1
PSTDDATA [7 ：0]的
D2
图23.实时跟踪AC时序
图24
显示在值BDM串行端口AC时间
表23 。
D5
DSCLK
D3
DSI
当前
D4
DSO
过去
当前
NEXT
图24. BDM串行端口AC时序
MCF547x集成的微处理器的电气特性，第2版
飞思卡尔半导体公司
25
