DS3141 / DS3142 / DS3143 / DS3144单/双/三/四路，DS3 / E3成帧器
注册名称：
注册说明：
注册地址：
位＃
名字
默认
7
OSTCS
0
6
TcCLK
0
MC2
主配置寄存器2
02h
5
不适用
—
4
不适用
—
3
不适用
—
2
DLB
0
1
LLB
0
0
PLB
0
位0 ：负载环能（ PLB ） 。
当载荷环回启用，发送格式化的操作
接收时钟（而不是TICLK ）和源DS3 / E3有效负载位，从接收的数据流，而不是
从TDAT输入引脚。接收数据仍然是可用的在载荷环回的RDAT输出引脚。看
图1-1
这回送的直观描述。
0 =禁用净荷环
1 =允许载荷环回
第1位：线路环回使能（ LLB ） 。
线路环回连接TPOS ， TNEG和TCLK输出引脚到
RPOS ， RNEG和RCLK输入引脚。当线路环回启用，接收成帧器继续处理
入射接收数据流，并在RDAT引脚呈现它;发送格式化的输出被忽略。线
环回和诊断的环回可被激活的同时，以支持同时的本地和远端的
环回。看
图1-1
这回送的直观描述。
0 =禁用线路环回
1 =使线路环回
第2位：诊断环回使能（ DLB ） 。
当诊断环回启用，接收成帧器来源
从发送格式化而非RCLK ， RPOS和RNEG输入引脚上的数据。之前发送的数据来源
发送AIS发生，非成帧全1代， TCLK / TPOS / TNEG引脚反转， TPOS / TNEG
力高逻辑。这使得设备传输AIS或无框所有的远端的人，而本地循环
备份实际传输的数据流，这可能是测试图案或其他通信不应发送到远
结束。看
图1-1
这回送的直观描述。
0 =禁用诊断环回
1 =启用诊断环回
第6位：发送恒时钟选择（ TCCLK ） 。
当TCCLK被设置为逻辑1 ，则输出一个恒定
传输上的TDEN / TGCLK引脚，而不是数据使能或跳空时钟的时钟。该位优先于
注册TDENMS位
MC3.
该引脚仍然可以通过反转
MC3 ： TDENI 。
0 =在TDEN / TGCLK引脚的功能由TDENMS控制位控制
1 = TDEN / TGCLK引脚是一个恒定的发送时钟输出
第7位： 1秒计时器时钟选择（ OSTCS ） 。
该控制位选择的时钟源为内部单
第二定时器。
0 =使用RCLK
1 =使用TICLK
24 88
