初步数据表
MSP 34x5G
反应时间为约0.3毫秒。如果MSP不能
接受另一个字节的数据（例如在维修的
内部中断）时，它保持时钟线I2C_CL低到
强行发射进入等待状态。在我
2
C总线
主机必须回读时钟线检测时，
在MSP已准备好接收下一个余
2
高速传动。
变速器在这可能在的位置
发生了“等待”中第3.1.3节表示。该
在MSP的正常操作期间，最长等待时间
化模式是小于1毫秒。
3.控制接口
3.1. I
2
C总线接口
在MSP 34x5G通过I控制
2
C总线从设备
界面。
在IC处于选中发送的所述一个
MSP 34x5G设备地址。为了允许最多
3 ，MSP集成电路被连接到一条总线，一个
地址选择引脚（ ADR_SEL ）已经实施。
随着ADR_SEL拉至高电平，低电平或悬空时，
MSP 34x5G响应不同的设备地址。一
设备地址对被定义为一个写地址和一
读地址（见表3-1） 。
写作
通过发送写设备地址来实现，
其次子地址字节，两个地址字节，
和两个数据字节。
阅读
通过发送写设备地址来实现，
其次子地址字节和2个地址
字节。不发送了停止状态，读的
寻址的数据由发送装置完成
读地址和读出2字节的数据。
请参见3.1.3节。对于我
2
C总线协议，并
第3.4节。 “编程技巧”第37页上的亲
MSP 34x5G我的posals
2
电报。见表3-2
对于可用的子地址的列表。
除了硬件复位的可能性时， MSP可以
还通过在CON-的RESET位进行复位
控制寄存器由通过I控制器
2
C总线。
由于在MSP 34x5G ，该IC的结构可以 -
不立即向I反应
2
请求。典型的
表3-1 ：
I
2
C总线设备地址
ADR_SEL
模式
MSP器件地址
低
（连接到DVSS ）
写
80
（十六进制）
读
81
（十六进制）
3.1.1 。内部硬件错误处理
在发生任何硬件问题（如中断
在MSP的电源），在MSP的等待时间段是
扩大到1.8毫秒。经过此时间段过后，将
MSP发布的数据线和时钟线。
指示和解决错误状态：
要指示错误状态，剩下的应答响应
实际I的边缘位
2
C-协议，将留给高。
此外，位[14]的控制被设定为1 。该
MSP然后可以经由I复位
2
C总线通过发射
复位条件的控制。
指示复位：
任何复位，甚至造成不稳定的复位线等，
显示在控制位[ 15 ] 。
在我的总的时序图
2
C总线中示出
图。 4-27第61页。
高
（连接到DVSUP ）
写
84
（十六进制）
读
85
（十六进制）
写
88
（十六进制）
悬空
读
89
（十六进制）
表3-2 ：
I
2
C总线子地址
名字
控制
WR_DEM
RD_DEM
WR_DSP
RD_DSP
二进制值
0000 0000
0001 0000
0001 0001
0001 0010
0001 0011
十六进制值
00
10
11
12
13
模式
读/写
写
写
写
写
功能
写： MSP软件复位（见表3-3）
阅读： MSP的硬件错误状态
写地址解调器
读地址解调器
写地址DSP
读地址DSP
MICRONAS
15
