MSP 34x5G
2.8 。 ADR总线接口
对于ASTRA数字无线电系统（ ADR ）中，
MSP 3405G ， 3415G MSP和MSP 3455G执行
预处理，比如载体的选择和过滤。
通过ADR-总线3-线，所得到的信号被传输
ferred到DRP 3510A协处理器，其中该
信源解码的处理。要为准备
升级为ADR带有附加DRP板，跟着
应提供一个MSP 34x5G的降脂线
功能连接器：
- I2S_DA_IN1或I2S_DA_IN2
- I2S_DA_OUT
- I2S_WS
- I2S_CL
- ADR_CL ， ADR_WS ， ADR_DA
详情请参考DRP 3510A数据
表。
初步数据表
2.10 。 PLL时钟和振荡器
水晶特定网络阳离子
在MSP 34x5G得出所有的内部系统时钟
从18.432 MHz振荡器。在丽音或我
2
S-
从模式中，时钟被锁相到，对应
应的来源。因此，不可能使用
NICAM和我
2
S-从模式在同一时间。
为了正确表现， MSP时钟振荡器
需要一个18.432 MHz的晶振。注意，为
锁相模式（ NICAM ，我
2
奴隶） ，晶体
更严格的公差要求。
2.9 。数字控制I / O引脚和
状态更改指示
的数字输入/输出管脚的静态电平
D_CTR_I / O_0 / 1是可切换的高和间
低经由I
2
C总线由ACB寄存器的手段
（参见第34页） 。这使得外部的控制
硬件开关或通过我的其他设备
2
C总线。
数字输入/输出管脚可以被设置为高阻抗
ANCE的MODUS寄存器的手段（见第23页） 。
在这种模式下，引脚可以用作输入。该电流
租状态，可以读出状态寄存器（见
第25页） 。
任选地，所述销D_CTR_I / O_1可以作为一个
中断请求信号给控制器，表示任何
变化在读寄存器的状态。这使得poll-
荷兰国际集团不必要的;我
2
C总线的相互作用被减小到
最低（参见第25页上的状态寄存器中，
第23页上的MODUS寄存器） 。
14
MICRONAS
