位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第709页 > TMS320VC5502-200 > TMS320VC5502-200 PDF资料 > TMS320VC5502-200 PDF资料1第171页
电气规格
6.16.3
作为McBSP的SPI主模式或从时序
表6-37表6-44假设检验在推荐工作条件下（见图6-35通过
图6-38 ） 。
表6-37 。作为McBSP的SPI主模式或从时序要求（ CLKSTP = 10B ， CLKXP = 0 ）
VC5502-200
VC5502-300
号
主
民
M30
M31
M32
TSU （ DRV- CKXL ）
日（ CKXL - DRV ）
TSU （ FXL - CKXH ）
TC （ CKX ）
建立时间， DR前CLKX低有效
保持时间， DR后CLKX低电平有效。
建立时间， FSX低前高CLKX
11
1
最大
SLAVE
民
0 – 5P
8 + 6P
10
最大
ns
ns
ns
单位
M33
周期时间， CLKX
2P
16P
ns
对于所有SPI从机模式， CLKG通过设置CLKSM = CLKGDV = 1编程为CPU时钟的1/2。
P = （ DIVIDER2率） / （ CPU时钟频率）以ns 。例如，在1/2的CPU上运行部分在300MHz下用慢的外围域时
时钟频率，使用P = 300分之2兆赫= 6.66纳秒。
表6-38 。作为McBSP的SPI主模式或从开关特性（ CLKSTP = 10B ， CLKXP = 0 ）
§
VC5502-200
VC5502-300
号
参数
延迟时间， CLKX低到FSX low
延迟时间， FSX低到CLKX高＃
延迟时间， CLKX高到DX有效。
禁止时间，之后从最后一个数据位DX高阻抗
CLKX低
禁止时间，之后从最后一个数据位DX高阻抗
FSX高
主
民
M24
M25
M26
M27
M28
TD （ CKXL - FXL ）
TD （ FXL - CKXH ）
TD （ CKXH - DXV ）
TDIS （ CKXL - DXHZ ）
TDIS （ FXH - DXHZ ）
T–1
C–1
–2
C–2
最大
T+1
C+1
2
C +10
2P+ 4
4P + 10
3P + 4
4P+ 18
SLAVE
民
最大
ns
ns
ns
ns
ns
单位
M29
TD （ FXL - DXV ）
延迟时间， FSX低到DX有效。
2P + 4 4P + 10
ns
对于所有SPI从机模式， CLKG通过设置CLKSM = CLKGDV = 1编程为CPU时钟的1/2。
P = （ DIVIDER2率） / （ CPU时钟频率）以ns 。例如，在1/2的CPU上运行部分在300MHz下用慢的外围域时
时钟频率，使用P = 300分之2兆赫= 6.66纳秒。
§ T = BCLKX周期= （ 1 + CLKGDV ） * 2P
C = BCLKX低脉冲宽度= T / 2时， CLKGDV是奇数或零和= （ CLKGDV / 2 ） * 2P时CLKGDV是偶数
FSRP = FSXP = 1。作为SPI主， FSX反转为低电平有效从使能输出。作为一个奴隶，在上FSX低电平有效的信号输入
和FSR的内部使用之前反转。
CLKXM = FSXM = 1 ， CLKRM = FSRM = 0，主多通道缓冲串口
CLKXM = CLKRM = FSXM = FSRM = 0为奴隶的McBSP
＃ FSX应该低前时钟的上升沿，使从属设备，然后开始在主时钟的上升沿SPI传输
（ CLKX ） 。
2001年4月 - 修订2003年6月
SPRS166D
149
产品预览
