VSR CODEC与DRAM控制
6
MX812的初步信息
该控制系统：C -BUS硬件接口
C- BUS是MX- COM的专有标准的之间的命令和数据的传输
μ控制器
而MX -COM公司
新一代集成电路。 C- BUS设计用于低IC引脚数，处理的数据量的变化灵活，
和系统设计的简单性和
μ控制器
软件。
它可与任何用于
μ控制器，
而且，如果需要，充分利用硬件串行的I / O功能内置到许多
类型
μ控制器。
由于这种灵活性，并且因为总线的数据速率是由单独确定
μ控制器，
该
系统设计人员可以选择一个
μ控制器
适当的对整个系统的处理要求。
的MX812 VSR编解码器中的功能和水平的控制是由一组地址/命令和附加数据
从系统的说明
μ控制器
设置/调节功能和MX812的元素。使用这些指令
详述在下面的段落和表。
命令
转让
一般复位
写入模式寄存器
读状态寄存器
存储/播放页面
等待
地址/命令（A / C ）字节
（十六进制） 。
二进制
最高位
最低位
+
数据
字节/秒
01
60
61
62
63
0
0
0
0
0
0
1
1
1
1
0
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
0
1
0
1
+
+
+
1字节的指令，以模式寄存器
从状态寄存器1个字节回复
2字节命令
表1 - C- BUS地址/命令
“写入模式寄存器”
- A / C 60
H
，随后命令数据的1个字节。
中断输出 - IE
控制MX812 IRQ输出驱动器。
采样率 - SR
该CVSD编解码器的采样率。准确率取决于
所加的Xtal /时钟频率（见表5）。
存储容量 - MS
该MX812可以用1个为1Mbit ， 2个为1Mbit或操作
1×的4Mbit的DRAM （参照图4）。
省电 - PS
Powersaves只有CVSD编解码器。逻辑功能和
DRAM刷新保持。
解码/编码 - DE
该编解码器与DRAM的操作模式“。
“播放”或“商店”
环境
最高位
7
1
0
6
1
0
5
1
0
4
1
0
3
1
0
2
0
1
0
0
0
模式位
传送到812首
中断输出
启用
关闭
采样率
63kb/s
32kb/s
存储器（DRAM）的尺寸
单一的4Mbit
1或2 x 1Mbit的
省电
CVSD编解码器的powersaved
CVSD编解码技术
解码/编码
解码 - 播放模式
编码 - 存储模式
未使用
设置为“零”
表2 - 控制寄存器
中断
在MX812的中断输出由状态位7驱动（ IF ）
当模式寄存器位7 （IE）被设置为“1”。
IF位和中断输出（如果启用）设置时，
存储/播放/由等待命令缓冲区被清空（MT位）
从缓冲器到DRAM控制电路传送。
和/或
IF位和中断输出（如果启用）设置时，
一个存储，播放或等待命令完成
和
命令
缓冲器是空的。
下面的注释说明了IRQ引脚条件：
如果位
IE位
IRQ
“ 0 ”被清除
“ 0 ”禁用
高Z
“ 0 ”被清除
“1”使能
高Z
“ 1 ”中断
“ 0 ”禁用
高Z
“ 1 ”中断
“1”使V
SS
（逻辑“0”）
- 的A / C 01
H
一旦在MX812寄存器加电的“位”，将
随机（ “0”或“1”） 。通常的复位命令（ 01
H
)
将需要“重启”的C- BUS的所有微电路，并
具有经MX812以下的效果。
“常规复位”
清除所有模式寄存器的位为“0”
状态寄存器的位7 （IF）为“0”
位5和6（ MT和Ⅰ）为“1”
停止任何当前的存储，播放或等待执行
清除存储/播放/ wait命令缓冲区
1997 MX COM公司
www.mxcom.com长焦： 800 638-5577 910 744-5050传真： 910 744-5054
文档。 ＃ 20480076.003
4800 Bethania站前路，温斯顿 - 塞勒姆，NC 27105-1201 USA
所有商标与服务标记均为其各自公司持有。
