www.ti.com
DDC114
SBAS255A - 2004年6月 - 修订2004年11月
该DDC114的数字接口提供的数字
通过一个同步串行接口，包括结果
差分数据时钟（ DCLK和DCLK ） ，一个有效数据销
（ DVALID ） ，差分串行数据输出引脚（DOUT和
DOUT） ，并且差分串行数据输入管脚（ DIN和
DIN ） 。该DDC114只包含两个A / D转换器，所以
转换过程中进行了交错处理（参见图2） 。该
积分和转换过程是根本
独立的数据检索过程。因此，
在CLK的频率和DCLK的频率不必是
同样的。 DIN和DIN仅用于多个时
转换器的级联，并应与DGND和
DVDD并非如此。
设备操作
基本积分周期
该DDC114的前端的拓扑结构是一个经典
如如图3所示。在该图中的模拟积分器，
只显示输入IN1 。输入的这种表示
阶段包括一个运算放大器，一个可选择的
反馈电容网络（C
F
） ，以及多个交换机
实现该整合周期。时机
在图3中所示的所有的交换机的关系是
如图所示4。图4是用来概念化
该DDC114的积分输入级的运算
并且不应该被用来作为一个精确定时的工具设计。
参见图5复位的框图，集成，
转换器和等待的积分部分的状态
DDC114 。这个内部交换网络被控制
外部使用convert命令（ CONV ） ，范围
选择引脚（范围0 - RANGE2 ） ，并且系统时钟
（CLK） 。为了获得最佳的噪声性能， CONV必须
在CLK的上升沿同步。这是
在推荐CONV切换
±10ns
的上升
CLK的边缘。
积分器的同相输入端在内部
参考接地。因此， DDC114模拟
地线应尽可能干净。范围
开关，连同内部和外部电容
(C
F
）表示在所述反相输入端之间并联
输出的运算放大器。在一开始时
转换时，开关S
A / D
, S
INTA
, S
INTB
, S
REF1
,
S
REF2
和S
RESET
被设置（参见图4） 。
S
REF1
3pF
VREF
50pF
RANGE2
25pF
RANGE1
12.5pF
RANGE0
输入
当前
S
INTA
IN1
S
RESET
ESD
保护
二极管
积分器
积分B（同A）
S
REF2
S
A/D1A
到转换器
光电二极管
S
INTB
图3.基本集成配置输入1 ，显示有一个250pC （C
F
= 62.5pF ）输入范围
9
