CS7654
CLKIN2X输入时序
该CLKIN2X ，引脚59 ，总是需要一个革命制度党
玛丽像素速率时钟源。 CCD制造商
通常指定一个像素时钟频率即
与模拟的编码器中的一个兼容的那
可以使用与给定的成像器。如果模拟输出
放的情况下，时钟频率输入必须
匹配精确。然而，数字显示系
统，如那些基于VGA图形适配器
卡和缩放视频系统，一般都不会
以像素时钟频率敏感，并且会容忍
广泛的像素和帧速率。
模式
000
001
010
011
100
101
110
111
CCD格式
CCD
512x480
512x480
512x576
362x480
362x480
362x576
512x576
512x480
512x576
CCD的时钟频率（MHz ）
½ input clock
9.818
9.346
9.281
6.75
6.75
6.75
9.563
9.000
9.000
具体的像素速率时钟频率的模拟恩
编码器包括： 14.31818兆赫为768H成像仪，
原ITU - 601 13.5兆赫为720H成像仪，
上下12.272727 MHz的时钟速率为640H
VGA格式的成像。
CLKOUT_GRG
CLKOUT_GRG如下的输出数据速率的
时钟输出以2倍的输出亮度采样率，
不存在非隔行数字输出的
CS7654.
输出格式
相同的CCD
640x480
720x480
720x480
640x480
720x480
720x576
720x576
720x480
720x576
输入时钟频率（MHz ）
（ 30兆赫最大值）
24.5454
27.000
27.000
24.5454
27.000
27.000
27.000
27.000
27.000
缩放比率
1:1
4:5
9:13
11:16
11:20
1:2
17:24
2:3
表2.默认缩放模式（寄存器04H的SA34h ）
12
