AMD
架构
能源行业协调委员会的内部结构包括两个全双工
通道， 2个10
×
19位SDLC / HDLC帧状态
FIFO的两个波特率发生器，内部控制和IN
中断逻辑，和一个总线接口，一个非复
总线。与每个信道是一个数的
读写模式控制和状态寄存器IN-
形成，以及必要的逻辑与接口
调制解调器或其它外部设备（见逻辑符号） 。
两个通道的逻辑提供的格式， synchroni-
矩阵特殊积，并验证转移到和从数据
信道接口。调制解调器控制输入是
通过程序的控制下，控制逻辑监视。所有
调制解调器的控制信号是通用于NA-
TURE和可任选地用于功能以外
调制解调器控制。
每个通道设置寄存器包括10控制
（写）寄存器，两个同步字符（写）寄存器，
和4个状态（读取）寄存器。另外，每波特
率发生器有两个（读/写）寄存器的相应固定
荷兰国际集团的时间常数，用于确定波特率。 Fi的
应受，与中断相关的逻辑是一个写
注册或者通过访问中断向量
通道，只写总中断控制寄存器，
三读寄存器：一个包含与载体
（通道B只） ，一个包含状态信息
矢量无状态（只） ，以及一个包含在 -
中断挂起位（仅A ） 。
寄存器的每个信道被指定为
如下所示：
WR0 - WR15 -写寄存器0到15的额外
tional写寄存器， WR7总理（ WR7 ' ） ，可用于
启用或禁用附加的SDLC / HDLC enhance-
ments如果位D
0
WR15的设置。
RR0 - RR3 ， RR10 ， RR12 ， RR13 ， RR15 ，读雷吉斯
TER值0到3，10， 12，13，和15 。
如果位D
2
WR15的设置，然后另外两个寄存器读
TER值， RR6和RR7 ，是可用的。这些寄存器
与使用10
×
19位帧状态FIFO。
表1列出了分配给每一个阅读功能
和写寄存器。食管鳞状细胞癌中只包含一个
WR2和WR9 ，但它们可以通过被访问
通道。所有其它寄存器成对（一个用于
每个信道） 。
波特
率
发电机
国内
控制
逻辑
数据
控制
8
5
打断
控制
线
打断
控制
逻辑
通道
B
注册
通道
A
注册
10 × 19位
FRAME
状态
FIFO
通道A
TXDA
发射机
接收器
RXDA
RTxCA
TRxCA
SYNCA
控制
逻辑
RTSA
CTSA
DCDA
中央处理器
公交车VO
内部总线
TXDB
RXDB
RTxCB
TRxCB
通道B
SYNCB
RTSB
CTSB
DCDB
+ 5V GND PCLK
10216F-5
食管癌建筑图1.框图
Am85C30
9
