AMD
数据路径
在图2中示出的发送和接收数据路径
是相同的两个信道。该接收机有三个
8位缓冲寄存器在FIFO结构中，除了
到8位接收移位寄存器。这个方案会
附加时间为CPU提供服务的中断处
开始的高速数据块。输入数据
通过几个路径中的一条路由（数据或CRC ）
根据所选择的模式（字符长度
在异步模式也决定了数据路径）。
发射机有一个8位的发送数据缓冲寄存器
从内部数据总线和一个20位的发送装
可以加载或者从SYNC-移位寄存器
字符寄存器或从发送数据寄存器。
根据不同的操作模式中，输出的数据是
通过四种主要途径传送它们之前
从发送数据输出（ TXD）传送。
表1.读取和写入寄存器的功能
读寄存器的功能
写寄存器的功能
RR0
发送/接收缓冲区的状态和外部
状态
RR1
特殊的接收条件状态
（还10
×
19位FIFO帧接收状态，如果
WR15位D
2
设置）
RR2
修改中断向量
（仅适用于通道B ）
未经修改的中断向量
（通道A只）
RR3
中断标志位
（通道A只）
RR6
LSB字节数（ 14位计数器）
（如果WR15位D
2
集）
RR7
MSB字节数（ 14位计数器）
和10
×
19位FIFO状态（如果WR15位D
2
设置）
RR8
接收缓冲区
RR10
其他XMTR ， RCVR状态
RR12
波特率发生器的时间常数低字节
RR13
波特率发生器的时间常数高字节
RR15
外部/状态中断的信息
写寄存器的功能
WR0
命令寄存器，寄存器指针CRC
初始化，初始化命令的各种
模式，右移/左移指令
中断的条件和数据传输模式
德网络nition
中断向量（通过任何渠道进入）
接收参数和控制
发送/接收杂项参数，并
模式
传输参数和控制
同步字符或SDLC地址字段
同步字符或SDLC标志
SDLC / HDLC的增强（如位D
0
中WR15是
集）
发送缓冲区
总中断控制和复位（访问
或者通过通道）
杂发射机/接收机控制位，
数据编码
时钟模式控制， Rx和Tx时钟源
波特率发生器的时间常数低字节
波特率发生器的时间常数高字节
其他的控制位， DPLL控制
外部/状态中断控制
WR1
WR2
WR3
WR4
WR5
WR6
WR7
WR7′
WR8
WR9
WR10
WR11
WR12
WR13
WR14
WR15
10
Am85C30
