牛津半导体有限公司
DSR [2] ： INT ＃
逻辑0
并行端口中断挂起。
逻辑1
无并口中断挂起。
该位被激活（设置为低）上的ACK ＃的上升沿
引脚。这是去激活（设置为高电平）读取DSR后。
DSR [3] ： ERR ＃
逻辑0
在ERR ＃输入为低。
逻辑1
在ERR ＃输入为高。
DSR [4]： SLCT
逻辑0
该SLCT输入为低电平。
逻辑1
该SLCT输入为高。
DSR [5]：体育
逻辑0
该
PE输入为低电平。
逻辑1
该
PE输入为高。
DSR [6] ： ACK ＃
逻辑0
该ACK ＃输入为低。
逻辑1
该ACK ＃输入为高。
DSR [7] ： nBUSY
逻辑0
在BUSY输入为高。
逻辑1
在BUSY输入为低电平。
OX16PCI954
DCR [3]： nSLIN ＃
逻辑0
设置SLIN ＃输出高电平（无效） 。
逻辑1
设置SLIN ＃输出低电平（有效） 。
在一个EPP地址或数据周期ADDRSTB ＃引脚
由EPP控制器驱动的，否则是无效的。
DCR [4] ： ACK中断使能
逻辑0
ACK中断被禁止。
逻辑1
ACK中断使能。
DCR [5] ： DIR
逻辑0
PD的端口被输出。
逻辑1
PD端口输入。
一个EPP地址或数据周期内该位被覆盖，
当该端口的方向由总线控制的
访问（读/写）
DCR [7 ： 6 ] ：保留
这些位保留，始终设置为“ 00 ” 。
9.3.4
EPP地址寄存器EPPA “
9.3.3
设备控制寄存器DCR “
EPPA位于偏移003H在低挡，并且是唯一的
在EPP模式下使用。写入该寄存器的字节会
传送到外围设备如由一个EPP地址
硬件。从该寄存器读意志为转移的地址
从硬件控制下的外设。
DCR位于在下部块偏移量002h会。它是一个
读写寄存器，控制外围设备的状态
输入和使能外设中断。当阅读
该寄存器的位0 3反映的STB ＃的实际状况，
AFD ＃ ， INIT ＃和强大数定律＃引脚分别。当EPP
模式下， WRITE ＃ ， DATASTB ＃和ADDRSTB ＃引脚
由EPP控制器驱动，虽然写入该寄存器
将覆盖各条线的状态。
DCR [ 0] ： NSTB ＃
逻辑0
设置STB ＃输出高电平（无效） 。
逻辑1
设置STB ＃输出低电平（有效） 。
在一个EPP地址或数据周期WRITE ＃引脚
由EPP控制器驱动的，否则是无效的。
DCR [1]： nAFD ＃
逻辑0
设置AFD ＃产量高（无效） 。
逻辑1
设置AFD ＃产量低（有效） 。
在一个EPP地址或数据周期DATASTB ＃引脚
由EPP控制器驱动的，否则是无效的。
DCR [2] ： INIT ＃
逻辑0
设置INIT ＃输出低电平（有效） 。
逻辑1
设置INIT ＃输出为高电平（无效） 。
数据表修订版1.3
9.3.5
EPP数据寄存器“ EPPD1-4 ”
该EPPD寄存器位于偏移004H - 007H的
低挡，并且只能用在EPP模式。数据写入
或从这些寄存器中读取/从转移到
在硬件控制外设。
9.3.6
扩展控制寄存器“ ECR ”
扩展控制寄存器位于偏移002H
上街区。它被用于配置的操作
并行端口。
ECR [ 4 ： 0 ] ：保留
这些位保留，必须始终设置为
“00001”.
ECR [7：5 ] ：模式
这些位定义并行端口的运行模式。
逻辑'000'
SPP
逻辑'001'
PS2
逻辑' 010 '
版权所有
逻辑'011'
版权所有
逻辑'100'
EPP
逻辑' 101'
版权所有
逻辑“110”
版权所有
逻辑' 111 '
版权所有
第55页
