所述的ProSLIC包含内部的DC- DC转换器以产生两个
电信电池电压供给以及高电压振铃发生器。
这些电压都是从直接提供的9 VDC电源衍生
从LSI逻辑ZSP评估板。无需外接直流电源的
除了必要的正常评估板供电。环
发电机供电支持5振铃器等效数量的能力
（ REN）在2kft的环路长度。铃声也可以支持3任志强在
4kft减少线圈长度（最大环路长度支持）。
该信道ProSLIC提供了开/关挂机回路电流检测以及
作为环行程检测。此状态可通过该ZSP处理器
内部的ProSLIC状态寄存器的访问。
CPLD器件转换的信道ProSLIC数据和控制接口
LSI逻辑ZSP兼容TDM SPORT接口。在CPLD
提供由一个板上获得的主TDM时钟源
8.192 MHz振荡器。现有128 TDM时隙划分
的PCM数据和信道ProSLIC控制时隙之间。 PCM数据
时隙是正常的网络连接第一个4个时隙中的TDM帧周期
然而，这些可以通过的ProSLIC重新编程寄存器驻留在
任意128可用时隙的。该信道ProSLIC控制时隙的
网络连接和固定的，在专用时隙位置53至63的CPLD
这些转换TDM时隙/从所需串行SPI控制
格式的ProSLIC控制界面上。
位于卡地址＃ 0的子卡的CPLD堆叠起来也
提供定时在此叠层所有其他从卡地址。这
提供了关于ZSP处理器之间的同步TDM串行总线
该评估板连接到所有双SLIC子卡
评估板。
连接到外部设备和操作概述
版权所有 2001年， 2002年由LSI Logic公司。版权所有。
2-11
