位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第491页 > AM79C961AKCW > AM79C961AKCW PDF资料 > AM79C961AKCW PDF资料2第76页
P L I M I N A R
在60纳秒DACK要去活跃。常驻
主驱动器AEN内71 ns主控不活跃
要积极。
另一个总线周期和PCNET -ISA II控制器亲
志愿组织的至少两个时钟或非活动时间100毫微秒。
在ISA总线需要读出的数据为有效的不多
接收MEMR活跃，后比173纳秒
PCNET -ISA II控制器需要10 ns的数据建立的
时间。在ISA总线需要读出的数据，以提供至少
时间0 ns和保持时间，以从内部总线被删除
30纳秒后MEMR变为无效。该PCNET -ISA II CON-
控制器需要0 ns的数据保持时间。
访问相
ISA总线，需要等待至少125 ns的后
法师是断言新的主允许前
以驱动地址，命令和数据线。该
PCNET - ISA II控制器实际上将等待3个时钟周期
或150纳秒。
下面的信号，不会由于常驻从动
法师和简单拉高： BALE ， IOCHRDY ，
IOCS16 ， MEMCS16 ， SRDY 。因此， PCNET -ISA
II控制器假定它正在访问的存储器
是16位宽，并可以完成在时间接入
编程的PCNET -ISA II控制器MEMR和
MEMW信号。请参阅ISA总线CON组fi guration
注册说明部分。
主模式存储器写周期
经过PCNET -ISA II控制器已经获得了ISA
总线，它可以执行一个存储器写周期。所有计时
产生相对于20 MHz的时钟恰好
是相同的网络时钟。由于没有
的方式来告诉我们，如果内存是8位或16位，或当它准备好了，
在PCNET -ISA II控制器默认假定16位， 1
等待状态的内存。等待状态的假设是基于
关于在MSWRA寄存器的缺省值
ISACSR1.
本周期开始SA0-19 ， SBHE和LA17-23
被提出。 ISA总线要求他们有效
至少28 ns的前MEMW去主动和数据是
有效期至少为22 ns的前MEMW变为有效。该
PCNET - ISA II控制器提供一个时钟或50纳秒
建立时间为所有这些信号。
ISA总线要求MEMW活跃，至少
219纳秒，而PCNET -ISA II控制器提供了一个
默认的5个时钟周期，或250毫微秒，但可以被调谐为
更快的系统与主模式写活动
（ MSWRA ）寄存器（ ISACSR1 ） 。另外，如果IOCHRDY是
驱动为低电平时， PCNET -ISA II控制器将等待。
IOCHRDY必须是高的PCNET -ISA II控制器
以继续。
ISA总线需要数据是有效的，至少25纳秒
MEMW后变为无效，而PCNET -ISA II CON-
控制器提供一个时钟或50毫微秒。
ISA总线要求所有命令行保持
开始另一个总线之前处于非活动状态至少97纳秒
周期。该PCNET -ISA II控制器提供至少两个
时钟或不活动的时间为100 ns时ISACSR2位4
被设置。 EISA总线要求所有的命令行
在开始之前，至少170 ns的保持无效
另一个总线周期。当在ISACSR4第4位被清零，
在PCNET - ISA II控制器提供200纳秒的不活跃
时间。
释放阶段
当PCNET -ISA II控制器是连接nished与
公交车，它驱动的命令行无效。 50纳秒后，
控制器三态的命令，地址和
数据线和驱动器DRQ无效。 50纳秒后，犯人
控制器驱动MASTER无效。
常驻主驱动器AEN活跃在71纳秒
MASTER要去无效。常驻法师
允许不早开的命令行超过60
NS后DACK变为无效。
主模式存储器读周期
经过PCNET -ISA II控制器已经获得了ISA
总线，它可以执行一个存储器读周期。所有计时
产生相对于20MHz的时钟（网络时钟）。
因为没有办法告诉如果内存是8位或16位
或者当它准备好了， PCNET -ISA II控制器通过
默认是16位，1个等待状态的内存。等待
态假设是基于在默认值
MSRDA登记在ISACSR0 。
本周期开始SA0-19 ， SBHE和LA17-23
被提出。 ISA总线要求他们有效
为读命令和前至少28纳秒
PCNET - ISA II控制器提供一个时钟或50纳秒
主张MEMR前准备时间。
ISA总线要求MEMR活跃，至少
219纳秒，而PCNET -ISA II控制器提供了一个
默认的5个时钟周期，或250毫微秒，但可以被调谐为
更快的系统与主机模式读取活动
（ MSRDA ）寄存器（见第2.5.2节） 。另外，如果
IOCHRDY驱动为低电平时， PCNET -ISA II控制器
将等待。等待状态计数器必须到期，
IOCHRDY必须是高的PCNET -ISA II控制器
以继续。
那么PCNET -ISA II控制器接受记忆
读取数据。 ISA总线要求所有的命令行
出发前至少97 ns的保持无效
返回到返回的DMA请求
该PCNET -ISA II提供了公平的总线带宽分享
ISA总线上的两个总线主控设备之间的荷兰国际集团
通过其被插入之间的自适应延迟
备份到后端的DMA请求。
当PCNET - II ISA总线需要被立即访问
ately下一个总线周期的所有权，它首先科幻检查
这三个当前未使用DRQ引脚的状态。如果一个
76
Am79C961A
