AD9870
PC
PE
写操作：
PD
A5
A0
D7
D6
D0
读操作：
PD
A5
A0
D7
D6
D0
图1. SPI时序
图1示出了用于SPI端口的定时。该外设后
全部擦除使能（PE）的信号变为低电平时，数据（PD ）被读取的上升
时钟（ PC）的边缘。的第一个位是一个读/未写入指示灯
器;接下来的6位是地址位;第八位被忽略;
在最后8位是数据。地址和数据被第一给定的MSB 。
如果读/未写指示符是零，则写操作发生
的数据位被移位。如果读/未写指示器是
一个，如果读回的使能位（寄存器3A中，位3 ）已经
集，在读操作时，数据被上移出的数据引脚
在时钟的下降沿。 PE中的操作过程中保持低
和变高的传输结束。如果PE的额外前上升
tional 8个时钟周期已经过去了，该操作被中止。
如果PE保持低电平额外8个时钟周期，在目的地
灰地址递增，并另8位数据是
移入。同样， PE应该早起，当前字节被忽略。
通过使用这个隐式寻址模式中，整个芯片可
配置单一写操作。寄存器确定为
受制于频繁的更新，即那些与关联
功率控制和自动增益控制操作，已分配相邻
地址，以最小化所需的更新它们的时间。该自动
不支持用于读操作的增量模式。
多字节寄存器是“大端” （最显著字节
具有下位地址）和被更新时，在写的至少
显著字节发生。
同步串行接口（ SSI）的
表II中。马克斯法律SSIORD值16位I / O数据和
抽取60
n
采样位数
（最小号每帧的比特）
EAGC = 0
EFS = 1
EFS = 0
32
49
EAGC = 1
EFS = 0
EFS = 1
48/40*
69/59*
产量
采样率
最大SSIORD设置（十进制）
Dec'n （ kSPS时，对
EAGC = 0
EAGC = 1
因素M F
CLK
=
18 MHz）的EFS = 0 = EFS EFS 1 = 0 EFS = 1
在AD9870的主要输出是经转换的信号，它
可从SSI端口以串行比特流。该位流
包括一个16位I字后跟一个16位的Q字，其中的
每个字给出MSB在前和在二进制补码形式。
自动增益控制，信号强度以及同步信息也可
被嵌入在数据流中。输出比特速率（六
CLKOUT
)
等于调制器的时钟频率（f
CLK
）除以
该SSIORD寄存器的内容。用户必须确认
输出比特速率是足够的，以容纳所需num-
每帧的比特误码率（见表Ⅱ）和所选择的输出
率不引入有害的马刺。空闲（高）位被使用
填写每帧;在表II中列出的帧长度
假定具有嵌入帧同步（EFS = 1） ，至少10个
闲位是期望的。
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
60
120
180
240
300
360
420
480
540
600
660
720
780
840
900
960
300
150
100
75
60
50
42.857
37.5
33.333
30
27.272
25
23.077
21.428
20
18.75
1
3
5
7
9
11
13
14
15
15
15
15
15
15
15
15
1
2
3
4
5
7
8
9
10
11
13
14
15
15
15
15
1
2
3
5
6
7
8
10
11
12
13
14
15
15
15
15
1
1
2
3
4
5
5
6
7
8
9
10
11
11
12
13
*如果
SSICRA的AAGC位。
图2示出了用于多个所述的SSI端口的输出定时
SSI控制寄存器的设置。在默认操作模式下，
数据被移出CLKOUT的上升沿后的脉冲
从帧同步信号（ FS）的引脚输出。如上述，所描述的
输出数据由一个16位的1样品后跟一个16位的
Q采样加上两个含AGC和状态可选字节
信息。
第0版
–7–
