AD1896
时序图
LRCLK_I
我MCLK
t
LRIS
SCLK我
t
SIH
t
SIL
RESET
t
DIS
我SDATA
t
RSTL
t
DIH
图2中。
RESET
定时
LRCLK
t
SOH
SCLK
t
MPWH
t
DOPD
t
SOL
SDATA
t
DOH
t
LRoS
LRCLK
t
MPWL
图3. MCLK_I时序
t
LROH
SCLK
t
TDMS
在TDM
t
TDMH
图1.输入和输出的串行端口时序（ SCLK I / O，
LRCLK I / O ， SDATA I / O ， TDM_IN ）
–4–
REV 。一
