74F194
单位装载/扇出
引脚名称
S
0
, S
1
P
0
–P
3
D
SR
D
SL
CP
MR
Q
0
–Q
3
描述
MODE控制输入
并行数据输入
串行数据输入（右移）
串行数据输入（左移）
时钟脉冲输入端（上升沿）
异步主复位输入（低电平有效）
并行输出
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
1
毫安/ 20毫安
功能说明
的74F194包含四个边沿触发的D型触发器
和必要的级间的逻辑来同步per-
形式右移，左移，并行加载和保持操作。
施加到选择信号（S
0
, S
1
）输入决定
类型的操作，如图所示，在模式选择表。显
在选择，并行数据的NAL （P
0
–P
3
）和串行数据
(D
SR
, D
SL
当时钟是在任一）的输入可以改变
状态，只有提供建议的建立和保持时间
倍，相对于该时钟上升沿，被观察到的。
在主复位低信号（ MR）覆盖所有其他
输入和强制输出低电平。
模式选择表
操作
模式
RESET
HOLD
左移
右移
并行加载
输入
输出
MR S
1
S
0
D
SR
D
SL
P
n
Q
0
Q
1
Q
2
Q
3
L
H
H
H
H
H
H
X
l
h
h
l
l
h
X
l
l
l
h
h
h
X
X
X
X
l
h
X
X
X
l
h
X
X
X
X
X
X
X
X
X
L
L
L
L
L
H
q
0
q
1
q
2
q
3
q
1
q
2
q
3
q
1
q
2
q
3
L
H
q
0
q
1
q
2
q
0
q
1
q
2
p
n
p
0
p
1
p
2
p
3
H (h)
=
高电压电平
L (l)
=
低电压电平
p
n
(q
n
)
=
小写字母表示的参考输入的状态（或
输出）之前低到高的时钟跳变一次装夹时间。
X
=
非物质
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
