74F194 4位双向通用移位寄存器
1988年4月
修订后的2004年1月
74F194
4位双向通用移位寄存器
概述
该74F194是一个高速4位双向普遍
移位寄存器。作为一种高速，多功能，顺序
积木，它是在各种各样的应用中是有用的。它
可用于串行序列，左移，右移，串杆
等位基因，并行 - 串行和并行 - 并行数据寄存器
接送。
特点
s
150 MHz的典型移频
s
异步主复位
s
持有（什么都不做）模式
s
完全同步串行或并行数据传输
订购代码：
订单号
74F194SC
74F194PC
包装数
M16A
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 ＆ QUOT ;窄
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 ＆ QUOT ;宽
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2004仙童半导体公司
DS009498
www.fairchildsemi.com
74F194
单位装载/扇出
引脚名称
S
0
, S
1
P
0
–P
3
D
SR
D
SL
CP
MR
Q
0
–Q
3
描述
MODE控制输入
并行数据输入
串行数据输入（右移）
串行数据输入（左移）
时钟脉冲输入端（上升沿）
异步主复位输入（低电平有效）
并行输出
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
1毫安/ 20毫安
功能说明
的74F194包含四个边沿触发的D型触发器
和必要的级间的逻辑来同步per-
形式右移，左移，并行加载和保持操作。
施加到选择信号（S
0
, S
1
）输入决定
类型的操作，如图所示，在模式选择表。显
在选择，并行数据的NAL （P
0
–P
3
）和串行数据
(D
SR
, D
SL
当时钟是在任一）的输入可以改变
状态，只有提供建议的建立和保持时间
倍，相对于该时钟上升沿，被观察到的。
在主复位低信号（ MR）覆盖所有其他
输入和强制输出低电平。
模式选择表
操作
模式
RESET
HOLD
左移
右移
并行加载
输入
输出
MR S
1
S
0
D
SR
D
SL
P
n
Q
0
Q
1
Q
2
Q
3
L
H
H
H
H
H
H
X
l
h
h
l
l
h
X
l
l
l
h
h
h
X
X
X
X
l
h
X
X
X
l
h
X
X
X
X
X
X
X
X
X
L
L
L
L
L
H
q
0
q
1
q
2
q
3
q
1
q
2
q
3
q
1
q
2
q
3
L
H
q
0
q
1
q
2
q
0
q
1
q
2
p
n
p
0
p
1
p
2
p
3
H (h)
=
高电压电平
L (l)
=
低电压电平
p
n
(q
n
)
=
小写字母表示的参考输入的状态（或
输出）之前低到高的时钟跳变一次装夹时间。
X
=
非物质
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F194
物理尺寸
英寸（毫米），除非另有说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 ＆ QUOT ;窄
包装数M16A
5
www.fairchildsemi.com
54F 74F194 4位双向通用移位寄存器
1994年11月
54F 74F194
4位双向通用移位寄存器
概述
的“ F194是一种高速4位双向移位普遍
注册成为高速多功能顺序集结
荷兰国际集团块是在各种各样的应用中这可能有用
在串行串行移位使用左右移串行 - 并行
并行 - 串行和并行 - 并行数据寄存器传送
在' F194在操作上类似' F195通用移位
注册移位附加功能留给无需外部
连接和保持（什么都不做）的操作模式
特点
Y
Y
Y
Y
150 MHz的典型移频
异步主复位
持有（什么都不做）模式
完全同步串行或并行数据传输
广告
74F194PC
军事
包
数
N16E
包装说明
16引脚（ 0 300广角）模压双列直插式
16引脚的陶瓷双列直插
16引脚（ 0 150广角）模压小外形JEDEC
16引脚（ 0 300广角）模压小外形EIAJ
16引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F194DM （注2）
74F194SC （注1 ）
74F194SJ （注1 ）
54F194FM （注2）
54F194LM （注2）
J16A
M16A
M16D
W16A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
IEEE IEC
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9498 - 1
TL F 9498 - 2
TL F 9498-5
TL F 9498-3
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9498
RRD - B30M105印制在U S A
单位荷载扇出
针
名字
S
0
S
1
P
0
– P
3
D
SR
D
SL
CP
MR
Q
0
– Q
3
54F 74F
描述
MODE控制输入
并行数据输入
串行数据输入（右移）
串行数据输入（左移）
时钟脉冲输入端（上升沿）
异步主复位输入（低电平有效）
并行输出
UL
高低
10 10
10 10
10 10
10 10
10 10
10 10
50 33 3
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
1毫安20毫安
功能说明
的“ F194包含四个边沿触发的D触发器和
需要间的逻辑来进行同步移
右左移并行加载和保持操作的信号
施加到选（S
0
S
1
）的输入确定的类型
如图所示，模式选择表的操作信号上
选择并行数据（P
0
– P
3
）和串行数据（D
SR
D
SL
)
当时钟在任一国家的投入可以改变provid-
ED只是建议建立和保持与时并进
相对于时钟上升沿被观察到低显
最终在主复位（ MR）覆盖所有其他的输入和
强制输出低电平
模式选择表
操作
模式
RESET
HOLD
左移
右移
并行加载
H (h)
e
高电压电平
L (l)
e
低电压电平
p
n
(q
n
)
e
小写字母表示的参考输入（或输出）一个建立时间之前低到高时钟过渡状态
X
e
非物质
输入
MR
L
H
H
H
H
H
H
S
1
X
l
h
h
l
l
h
S
0
X
l
l
l
h
h
h
D
SR
X
X
X
X
l
h
X
D
SL
X
X
l
h
X
X
X
P
n
X
X
X
X
X
X
p
n
Q
0
L
q
0
q
1
q
1
L
H
p
0
输出
Q
1
L
q
1
q
2
q
2
q
0
q
0
p
1
Q
2
L
q
2
q
3
q
3
q
1
q
1
p
2
Q
3
L
q
3
L
H
q
2
q
2
p
3
逻辑图
TL F 9498 - 4
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
2
订购信息
设备号被用于形成一个简化采购的代码，其中所述包类型和温度范围内是部分
定义如下
74F
温度范围：家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体（ LCC ）
S
e
小外形封装SOIC JEDEC
SJ
e
小外形EIAJ SOIC
194
S
C
X
特殊变化
QB
e
军工级器件
环境和老化
处理
X
e
设备运13卷
温度范围
C
e
商用（ 0℃至
a
70 C)
M
e
军事（
b
55 ℃
a
125 C)
物理尺寸
英寸（毫米）
20引脚陶瓷无引线芯片载体（ L）
NS包装数E20A
5
74F194 4位双向通用移位寄存器
1988年4月
修订后的2000年3月
74F194
4位双向通用移位寄存器
概述
该74F194是一个高速4位双向普遍
移位寄存器。作为一种高速，多功能，顺序
积木，它是在各种各样的应用中是有用的。它
可用于串行序列，左移，右移，串杆
等位基因，并行 - 串行和并行 - 并行数据寄存器
接送。
特点
s
150 MHz的典型移频
s
异步主复位
s
持有（什么都不做）模式
s
完全同步串行或并行数据传输
订购代码：
订单号
74F194SC
74F194SJ
74F194PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2000仙童半导体公司
DS009498
www.fairchildsemi.com
74F194
单位装载/扇出
引脚名称
S
0
, S
1
P
0
–P
3
D
SR
D
SL
CP
MR
Q
0
–Q
3
描述
MODE控制输入
并行数据输入
串行数据输入（右移）
串行数据输入（左移）
时钟脉冲输入端（上升沿）
异步主复位输入（低电平有效）
并行输出
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
1
毫安/ 20毫安
功能说明
的74F194包含四个边沿触发的D型触发器
和必要的级间的逻辑来同步per-
形式右移，左移，并行加载和保持操作。
施加到选择信号（S
0
, S
1
）输入决定
类型的操作，如图所示，在模式选择表。显
在选择，并行数据的NAL （P
0
–P
3
）和串行数据
(D
SR
, D
SL
当时钟是在任一）的输入可以改变
状态，只有提供建议的建立和保持时间
倍，相对于该时钟上升沿，被观察到的。
在主复位低信号（ MR）覆盖所有其他
输入和强制输出低电平。
模式选择表
操作
模式
RESET
HOLD
左移
右移
并行加载
输入
输出
MR S
1
S
0
D
SR
D
SL
P
n
Q
0
Q
1
Q
2
Q
3
L
H
H
H
H
H
H
X
l
h
h
l
l
h
X
l
l
l
h
h
h
X
X
X
X
l
h
X
X
X
l
h
X
X
X
X
X
X
X
X
X
L
L
L
L
L
H
q
0
q
1
q
2
q
3
q
1
q
2
q
3
q
1
q
2
q
3
L
H
q
0
q
1
q
2
q
0
q
1
q
2
p
n
p
0
p
1
p
2
p
3
H (h)
=
高电压电平
L (l)
=
低电压电平
p
n
(q
n
)
=
小写字母表示的参考输入的状态（或
输出）之前低到高的时钟跳变一次装夹时间。
X
=
非物质
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F194
物理尺寸
英寸（毫米），除非另有说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
包装数M16A
5
www.fairchildsemi.com
QQ：2881677436 复制
