位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第576页 > PDI1394P25BD > PDI1394P25BD PDF资料 > PDI1394P25BD PDF资料2第38页
飞利浦半导体
初步数据
1端口400 Mbps的物理层接口
PDI1394P25
事件，用于禁止对PHY - LLC接口时，它的序列
在操作中的非分化模式（ISO端子为高）
如下所示：
1.正常运行。接口运行正常，用LPS
主动，积极的系统时钟，状态和分组数据的接收和
经通过的CTL和D线，并请求传递活动
LREQ线。
2. LPS释放。该LLC释放了LPS信号，内
1.0毫秒，终止任何请求或接口总线活动，地点
其CTL和D输出为高阻抗状态，并驱动其
LREQ输出低电平。
3.接口复位。经T
LPS_RESET
时间时，PHY判定
脂多糖是不活动的，将终止任何接口总线活动，以及驱动器
其CTL和D输出低电平。所述PHY - LLC接口现在是在
复位状态。
4.接口禁用。如果LPS信号仍然无效的
T
LPS_DISABLE
时，所述PHY被终止SYSCLK活动
驱动系统时钟输出低电平。所述PHY - LLC接口正处于
禁用状态。
当接口已经复位，或者复位，然后禁用时，
接口初始化，恢复到正常工作状态时， LPS是
由有限责任公司重申。对于接口初始化的定时示
在图24和图25 。
（低）
ISO
7次
系统时钟
5纳秒。分
10纳秒。最大
CTL0
(b)
CTL1
(d)
(c)
D0 – D7
LREQ
(a)
LPS
T
CLK_ACTIVATE
SV01814
图24.接口初始化， ISO低
2001年9月6日
38
