位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第576页 > PDI1394P25BD > PDI1394P25BD PDF资料 > PDI1394P25BD PDF资料2第35页
飞利浦半导体
初步数据
1端口400 Mbps的物理层接口
PDI1394P25
事件，用于复位所述PHY - LLC接口时，它的序列
在操作中的差异化的模式（ISO端为低电平）是如
如下所示：
1.正常运行。接口运行正常，用LPS
主动，积极的系统时钟，状态和分组数据的接收和
经通过的CTL和D线，并请求传递活动
LREQ线。
2. LPS释放。该LLC释放了LPS信号，内
1.0毫秒，终止任何请求或接口总线活动，并
放置其LREQ ， CTL和D输出为高阻
状态（ LLC应该终止任何输出信号的活动如
该信号端处于逻辑0状态）。
3.接口复位。经T
LPS_RESET
时间时，PHY判定
LPS是无效的，将终止任何接口总线活动，以及地方
其CTL和D输出为高阻抗状态（ PHY会
终止任何输出信号的活动，使得信号在结束
逻辑0状态） 。所述PHY - LLC接口正处于复位状态。
4.接口恢复。最小T中之后
恢复
时，在LLC
可能会再次断言LPS激活。 （最低牛逼
恢复
间隔
提供了足够的时间用于在附件J中使用的偏置网络
型隔离安全栅电路稳定并达到静止
如果状态隔离栅莫名其妙地变得不平衡了。 ）
当内毒素被认定时，该接口将被初始化为
下页说明。
ISO
（高）
(a)
(c)
系统时钟
CTL0 ， CTL1
D0 – D7
(b)
LREQ
(d)
LPS
T
LPS_RESET
T
恢复
SV01811
图21.接口复位， ISO高
2001年9月6日
35
