ST92F120 - 概述
图3. CMOS反相器的基本
V
DD
P
OUT
N
IN
值，在复位的特定相位例行程序
齿有可能是在一个不确定的状态
输入部分。
的上拉和/或下拉电阻的使用最好
到位直接连接到V的
DD
或V
SS
。如果上拉
向上或下拉电阻器被使用时，输入可以是
被迫用于测试目的为不同的值，并
输出可以被编程到两个数字的水平
而不会产生高的漏电流，由于
发生冲突。
总之，在系统验证流程，注意
必须支付给审查每个连接
销，以避免潜在的问题。
1.2.4避免引脚损坏的
尽管集成电路的数据表提供
用户与保守的限制和条件或 -
明镜，以防止损坏，有时候它是有用
硬件系统设计者知道内部
失效机理：曝光违法风险
电压和条件可以通过智能降低
保护设计。
这是不可能的分类和预测所有
侵犯马克西可能导致的损害
沉默的评分和条件，由于大
即开始发挥作用界定的变量数
失败：实际上，当发生过压情况
被施加在装置上的作用可以改变显
着地取决于很多到很多流程杂物 -
系统蒸发散，工作温度，外部接口
与其他设备等的ST9的
在以下部分中，背景技术IN-
形成是由于在为了帮助系统设计 -
器，以减少损坏ST9设备的风险。
1.2.4.1静电放电和闭锁
CMOS集成电路一般是敏感
暴露于高电压的静电，
可诱发器件的永久性损坏：一个
典型的故障是薄氧化物的击穿，
这将导致高泄漏电流，有时
短裤。
闭锁是存在的另一种典型现象
集成电路：在对位中不想要的转折点
SITIC两极结构，或硅控rectifi-
ERS （ SCR ） ，可能会过热并迅速摧毁
装置。这些无意识结构的COM
提出了P区和N区这工作的发射器，
基地和寄生双极晶体管的集电极
器：硅的孔中的体积电阻
和基底充当在SCR struc-电阻
真实存在。低于V施加电压
SS
以上V
DD
,
当电流的电平是能够产生
V
SS
当输入被保持在逻辑0时， N沟道
晶体管截止，而P沟道是在与能
进行。当输入时，会出现相反的
保持在逻辑之一。 CMOS晶体管有本质
相对宽泛的开关线性器件
点。在换向时，输入通行证
通过中间电源电压，且有输入的区域
电压值，其中P和N沟道转录
电阻取值上。因为通常的转换是
快，有一个很短的时间，其中的电流
可以流：一旦切换完成有
不再电流。这种现象可以解释为什么
总电流取决于开关速度：
消耗量成正比的
这是在设备内的晶体管的数量
在转换过程中的线性区域，充电和
履行内部电容。
为了避免额外的电源电流，它是
重要的是要偏向输入引脚正常时不
使用。实际上，如果输入阻抗非常高，
引脚可浮动，当不接，要么一
中间电源电压电平或可振荡（注噪声
该装置） 。
根据每个的具体结构
在不同的ST9设备的I / O引脚，它可多可
不太重要的留下未使用的引脚悬空。为了这
因此，在大多数引脚，后配置RE-
SET允许在内部弱上拉晶体管
为了避免浮动的条件。对于其他引脚
这在本质上是禁止的，像真正的开放
漏针。在任何情况下，应用软件
必须编写正确的状态，未使用的引脚
避免与外部电路的冲突（取它
是：上拉，下拉，浮动等）。
终止未使用我的建议的方法/ O
是连接外部独立的上拉或上拉
向下对每个销，即使初始化软
洁具可以强制输出到指定和定义
11/320
1
