（ FOLSVH ？ ,,） DPLO \\ ' DWD 6KHHW 5HY ％

3URJUDPPDEOH / RJLF $ UFKLWHFWXUDO 2YHUYLHZ

在Eclipse -II的逻辑单元结构示于

） LJXUH ？

。这种架构的特征地址

今天的寄存器密集型设计。

7DEOH ？ 3HUIRUPDQFH 6WDQGDUGV

） XQFWLRQ

多路复用器

奇偶树

计数器

“ HVFULSWLRQ

16:1

24

36

16位

32位

FIFO

128 x 32

256 x 16

128 x 64

时钟到输出

系统时钟

6ORZHVW懻抮* UDGH

5纳秒

6纳秒

6纳秒

250兆赫

250兆赫

155兆赫

155兆赫

155兆赫

4.5纳秒

200兆赫

） DVWHVW懻抮* UDGH

2.8纳秒

3.4纳秒

3.4纳秒

450兆赫

450兆赫

280兆赫

280兆赫

280兆赫

2.5纳秒

400兆赫

在Eclipse - II逻辑单元结构呈现

） LJXUH ？

是双寄存器，多路转换器为基础的逻辑

细胞。它是专为宽的扇入和多，同时输出funtions 。两个寄存器共享

CLK ，SET和复位输入。第二寄存器具有2至1多路转换器控制其

输入。该寄存器可以从新西兰输出或直接从一个专用的输入加载。

注意：

7KH LQSXW 33 LV QRW DQ LQSXW LQ WKH FODVVLFDO VHQVH ？ ，W LV VWDWLF LQSXW WR WKH ORJLF FHOO

DQG VHOHFWV ZKLFK噿？ 1 = 36 RU

LV XVHG DV DQ LQSXW WR WKH 4 ？ = UHJLVWHU ？ $ OO RWKHU

LQSXWV DUH摹\\ QDPLF DQG外债配额EH FRQQHFWHG WR PXOWLSOH URXWLQJ FKDQQHOV ？

完整的逻辑单元包括两个6输入与门，四双输入与门， 7两

对一的多路转换器，以及两个D触发器异步设置与复位控制。小区

有一个扇形中的30 （包括寄存器控制线） ，适合多达17多种功能

同时输入，并具有六路输出（ 4组合和二级注册） 。高逻辑

逻辑单元的容量和扇入容纳许多用户的功能与逻辑的单级

延迟而其它体系结构需要两个或更多的水平延迟。

?? ???? 4XLFN / RJLF &RUSRUDWLRQ

初步

ZZZ ？ TXLFNORJLF ？ FRP