（ FOLSVH ？ ,,） DPLO \\ ' DWD 6KHHW 5HY ％
$＆放大器; ＆放大器; KDUDFWHULVWLFV
AC规范（在V
CC
= 1.8 V ， TA = 25℃ ，最坏情况角落，
速度等级= -7 （K = 1.16） ）是由提供
7DEOH ？
to
7DEOH ？
。逻辑单元图和
波形从设
） LJXUH ？
to
） LJXUH ？
.
） LJXUH ？ （ FOLSVH ？ ,,
逻辑单元
7DEOH ？ / RJLF &HOOV
6\PERO
/ RJLF &HOOV
t
PD
t
SU
t
HL
t
CO
t
CWHI
t
CWLO
t
SET
t
RESET
t
SW
t
RW
最长的路径的组合延迟：时间所采取的组合电路
产量
建立时间：时间触发器的同步输入必须是之前的稳定
有效时钟边沿
保持时间：时间触发器的同步输入必须经过的活性是稳定的
时钟边沿
时钟到输出的延迟时间的时间采取的触发器，以输出后的量
有效时钟边沿。
时钟高电平时间：所需最短时间的时钟保持高
时钟低电平时间：所需的最短时间，时钟保持低
设定延时：当触发器“设置”之间的时间（高）
并且当输出因此被“设置”（高）
复位延时：当触发器之间的时间“复位” （低），当输出
因此被“复位” （低）
设置宽度：一次设置信号必须保持高/低
复位宽度：时间上的RESET信号必须保持高/低
3DUDPHWHU
0LQ
-
0.22纳秒
NS 0
-
0.46纳秒
0.46纳秒
-
-
0.3纳秒
0.3纳秒
9DOXH
0D[
0.257纳秒
-
-
0.255纳秒
-
-
0.18纳秒
0.09纳秒
-
-
ZZZ ？ TXLFNORJLF ？ FRP
初步
?? ???? 4XLFN / RJLF &RUSRUDWLRQ
