位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1929页 > M902-01I156.2500 > M902-01I156.2500 PDF资料 > M902-01I156.2500 PDF资料1第2页
集成
电路
系统公司
M902-01
VCSO B
ASED
G
B
权证
LOCK
G
enerator
产品数据表
D
ETAILED
B
LOCK
D
IAGRAM
R
环
C
环
R
POST
C
POST
C
POST
R
环
C
环
OP_OUT
R
POST
nOP_OUT
雷士
VC
外
环路滤波器
组件
M902-01
相
探测器
OP_IN
nOP_IN
XTAL_1 / REF_IN
XTAL_2
R
IN
SAW延迟线
XTAL
OSC
R分频器
R=4
R
IN
环路滤波器
扩音器
相
移
VCSO
M分频器
M = 25
O
锁相环（ PLL）的
EXT_CLK
EN_EXT_CLK
停止
1
FOUT1
nFOUT1
FOUT0
nFOUT0
图3 ：详细的框图。
P
IN
D
ESCRIPTIONS
数
1, 2, 3, 10, 14, 26
4
9
5
8
6
7
11, 19, 33
12
13
15
16
17, 18
20, 21, 22
29, 30, 31, 32
23
24
25
27
28
34, 35, 36
名字
GND
OP_IN
nOP_IN
nOP_OUT
OP_OUT
雷士
VC
VCC
FOUT0
nFOUT0
FOUT1
nFOUT1
NC
I / O
CON组fi guration
描述
地
输入
产量
输入
动力
产量
无内部终结者
电源接地连接。
外部环路滤波器的连接。参见图5 ，
外部环路滤波器，对皮克。 4 。
电源连接，连接到+
3.3
V.
时钟输出对，差分LVPECL输出
(
156.25
兆赫的
M902-01-156.2500
)
无内部连接
EN_EXT_CLK
EXT_CLK
停止
XTAL_1 / REF_IN
XTAL_2
DNC
输入
输入
输入
输入
输入
逻辑
1
使
EXT_CLK
输入。
利用逻辑
0
以进行正常操作。
外部时钟馈通：
0
to
200
兆赫
逻辑
1
停止时钟输出。
内部下拉电阻
1
利用逻辑
0
以进行正常操作。
外部晶体连接。也接受
LVCMOS / LVTTL兼容的时钟源。
外部晶体连接。悬空
开车时脚
27
与外部时钟参考。
不要连接。
内部下拉电阻
1
表2 ：引脚说明
注1：内部下拉电阻的典型值，见DC特性，下拉的PG 。 6 。
M902-01数据表版本2.1
我ntegrated ircuit S ystems ，我NC 。
●
2第8
网络通信&
●
修订后的24Jun2004
W W瓦特I C S T 。 C 0米
●
电话：（ 508 ） 852-5400
