位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第553页 > E28F008S5-120 > E28F008S5-120 PDF资料 > E28F008S5-120 PDF资料1第25页
E
5.0
5.1
字节宽的SMART 5 FlashFile Memory系列
设计注意事项
三线输出控制
5.4
V
PP
微量元素对印刷电路
板
英特尔提供了三个控制输入端，以适应
多个内存连接： CE ＃ ， OE ＃和RP ＃ 。
三线控制为：
一。最低的内存功耗。
B 。数据总线冲突回避。
有效地使用这些控制输入，一个地址
解码器应使CE ＃ ，而OE ＃应该是
连接到所有存储器设备和系统的
读＃控制线。这保证了唯一入选
存储设备有活动的输出，而DE-
选择的存储设备处于待机模式。
RP ＃应连接到系统
电源良好信号，以防止意外的写入
在系统电源转换。 POWERGOOD
还应该在系统复位切换。
驻留在目标更新快擦写存储器
系统需要在印刷电路板
设计师讲究V
PP
电源
追查。在V
PP
销向存储器单元电流
字节写入和块擦除。使用类似的痕迹
宽度和布局方面的考虑给予V
CC
电源总线。充足的V
PP
电源走线和
去耦会降低V
PP
电压尖峰和
过冲。
5.5
V
CC
, V
PP
， RP ＃转换
5.2
RY / BY ＃硬件检测
RY / BY ＃是一个完整的CMOS输出，提供了
检测块擦除，编程硬件方法
和锁定位配置完成。此输出
可以直接连接到一个中断输入
该系统的CPU。 RY / BY ＃转换为低电平时，
WSM忙，并返回到V
OH
当它完成
执行内部算法。在暂停
和深度掉电模式， RY / BY ＃保持在
V
OH
.
块擦除，编程和锁定位配置是
如果V不能保证
PP
或V
CC
属于有效的外
电压
范围
(V
CC1/2
和
V
PPH1/2
)
or
RP ＃
≠
V
IH
或V
HH
。如果V
PP
被检测到的错误，状态
寄存器位SR.3被设置为“1”，随着SR.4或
SR.5 ，取决于尝试的操作。如果RP ＃
过渡到V
IL
在块擦除，编程或
锁定位配置， RY / BY ＃将保持低电平，直到
在复位操作完成。然后，操作
将中止，设备将进入深加电
下来。操作中止可能离开数据
部分改变。因此，在命令序列
必须经过反复的正常运行
恢复。
5.6
上电/下保护
5.3
电源去耦
闪存的电源开关特性
需要小心的设备去耦。系统
设计师有兴趣在三个电源电流
问题：待机电流等级，有功电流水平
和生产的下降和上升的瞬间峰值
的CE ＃和OE ＃边缘。两线的控制和适当的
去耦电容的选择将抑制
瞬态电压峰值。每个设备应该有一个
0.1 μF陶瓷电容之间连接的
V
CC
和GND和V之间
PP
和GND 。
这些高频率，低电感电容器
应放置在尽可能靠近封装
导致。此外，每八个器件， 4.7 μF
电解电容应放置在阵列的
V的电源连接
CC
和GND 。
大容量电容会克服的电压衰退
造成PC板走线电感。
该设备被设计为提供保护，防止
偶然的块擦除，字节写入或锁定位
在电源转换配置。加电后
时，器件都无所谓哪个电源
电源（V
PP
或V
CC
）权力-第一。国内
电路复位崔读阵列模式，
电。
系统设计人员必须警惕假
对于V写入
CC
电压高于V
LKO
当V
PP
is
活跃的。由于两个WE＃和CE ＃必须是低了
写指令，驱动任一输入信号V
IH
将
禁止写操作。崔的两个步骤的命令
序架构提供了一个额外的电平
防止数据篡改。
在系统块锁定和解锁额外的渲染
在上电期间禁止块保护
擦除和编程操作。该装置是
残疾人士而RP ＃ = V
IL
不管其控制
输入状态。
25
产品预览
