128M同步DRAM
M2V28S20ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
十一月'99
M2V28S30ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
三菱的LSI
M2V28S40ATP -6 ， -6L ， -7 ， -7L ， -8 ， -8L
[写了写打断]
SDRAM （修订版1.0E ）
（ 4 - X银行8,388,608 - WORD ×4位）
（ 4 - X银行4,194,304 - WORD ×8位）
（ 4 - X银行2,097,152 - WORD ×16位）
突发写操作可以通过新的银行的写操作被中断。列随机访问
允许的。写入写入间隔至少1个CLK 。
写了写中断（ BL = 4 ）
CLK
命令
A0-9
A10
A11
BA0,1
DQ
00
Dai0
00
10
00
Dal1
Dal2
Dal3
写写
Yi
0
Yj
0
写
Yk
0
写
Yl
0
Daj0 Daj1 Dbk0 Dbk1 Dbk2 Dal0
[写由打断阅读]
猝发写操作可通过相同的或其他的银行读取被中断。随机
列的访问被允许。写读间隔至少1个CLK 。 DQ上的输入数据的
中断读周期"don't care" 。
通过写读（ BL = 4 ， CL = 3 ）中断
CLK
命令
A0-9
A10
A11
BA0,1
DQM
DQ
Dai0
Qaj0
Qaj1
Dbk0 Dbk1
Qal0
00
00
10
00
READ WRITE
Yi
0
Yj
0
写
Yk
0
读
Yl
0
三菱电机
22
