位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第260页 > AS7C33128FT32B-10TQIN > AS7C33128FT32B-10TQIN PDF资料 > AS7C33128FT32B-10TQIN PDF资料1第4页
AS7C33128FT32B
AS7C33128FT36B
功能说明
该AS7C33128FT32B / 36B是组织了高性能的CMOS 4 - Mbit的同步静态随机存取存储器（ SRAM ）装置
如131,072字× 32或36位。
7.5 / 8.5 / 10 /至12 ns时钟存取时间短的循环时间（T
CD
） 6.5 / 7.5 / 8.0 / 10纳秒。三芯片使能（ CE ）输入允许容易记忆
扩展。被启动以两种方式之一突发工作：控制器地址选通（ ADSC） ，或者处理器地址选通（ ADSP ） 。
突发提前引脚（ ADV ）允许后续内部产生爆裂地址。
读周期开始与ADSP （不论WE和ADSC的）使用新的外部地址读入片内地址寄存器
当ADSP采样为低电平时，芯片使取样积极的，与输出缓冲器使能OE 。在一读操作时，数据
通过CLK的上升沿，在地址寄存器中登记的当前地址访问被输送到数据输出缓冲器。 ADV是
被忽略的时钟边沿采样ADSP断言，但在取样的所有后续时钟边沿。地址是内部递增
突发的下一个访问时， ADV采样为低，这两个地址选通脉冲高。突发模式可选择与LBO输入。同
LBO未连接或驱动为高，突发操作使用交错式计数序列。与LBO驱动为低电平时，器件采用一个线性计数
序列。
写周期被禁用输出缓冲器， OE和主张写命令执行。全局写使能GWE写入所有
32/36无论个别BW的状态[ A：D ]投入。交替地，当GWE高时，一个或多个字节可以被写入通过断言
BWE及相应的单个字节BWN信号。
BWN被忽略的时钟沿采样ADSP低，但它被采样，所有随后的时钟边沿。输出缓冲器被禁用时，
无论OE BWN采样为低电平。数据移入数据输入寄存器时BWN采样为低电平。地址递增
在内部的一个突发地址，如果BWN和ADV采样低。
读或写周期也可以与ADSC代替ADSP启动。与ADSC和ADSP启动周期之间的差别是
如下：
ADSP必须采样为高电平时， ADSC采样为低电平启动与ADSC一个周期。
WE信号进行采样的时钟沿采样ADSC低（和ADSP高） 。
主控芯片使CE0块ADSP ，但不ADSC 。
该AS7C33128FT32B和AS7C33128FT36B家庭工作于3.3V核心电源。的I / O使用单独的电源，该电源可
工作在2.5V或3.3V 。这些器件采用100引脚TQFP封装。
TQFP电容
参数
输入电容
I / O容量
*保证不会测试
符号
C
以*
C
I / O *
测试条件
V
IN
= 0V
V
OUT
= 0V
民
-
-
最大
5
7
单位
pF
pF
TQFP封装热阻
描述
热阻
（结到环境）
1
热阻
（结到外壳顶部的）
1
1 ，该参数被采样
条件
1–layer
测试条件遵循的标准试验方法和
用于测量热阻抗程序，
按照EIA / JESD51
4–layer
符号
θ
JA
θ
JA
θ
JC
典型
40
22
8
单位
° C / W
° C / W
° C / W
2/8/05; v.1.2
半导体联盟
19第4页
