位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第108页 > AT89C5130A-RDTUM > AT89C5130A-RDTUM PDF资料 > AT89C5130A-RDTUM PDF资料1第15页
AT89C5130A/31A-M
PLL编程
PLL被使用在图9所示的流程只要时钟产生编程
被启用，用户必须等待，直到锁定指示器被设置为确保在时钟输出是
稳定。
图9 。
PLL编程流程
PLL
程序设计
配置分频器
N3 ：0 = xxxxb
R 3 ：0 = xxxxb
启用PLL
PLLEN = 1
PLL锁定？
LOCK = 1 ？
分频器值
以生成使用PLL 48 MHz的时钟，该分频值必须被配置跟着
降脂振荡器频率。典型的分频值示于表13 。
表13 。
典型的分频器值
振荡器频率
3兆赫
6兆赫
8兆赫
12兆赫
16兆赫
18 MHZ
20兆赫
24兆赫
32兆赫
40 MHZ
R+1
16
8
6
4
3
8
12
2
3
12
N+1
1
1
1
1
1
3
5
1
2
10
PLLDIV
F0h
70h
50h
30h
20h
72h
B4h
10h
21h
B9h
15
4337C–USB–02/05
