位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第108页 > AT89C5130A-RDTUM > AT89C5130A-RDTUM PDF资料 > AT89C5130A-RDTUM PDF资料1第14页
图6 。
水晶连接
X1
C1
Q
C2
VSS
X2
PLL
PLL说明
该AT89C5130A / 31A -M的PLL被用于产生内部高频时钟信号（在
USB时钟）与外部的低频率（外部时钟）同步。该
PLL的时钟被用于产生所述USB接口的时钟。图7示出了内部
PLL的结构。
该PFLD块相位频率比较和锁定检测。此块
使得从所述N分频器和未来的基准时钟之间的比较
逆时钟从R分频器来了，就产生向上或向下一定的脉冲
信号根据反向时钟的边缘位置。在PLLCON PLLEN位
寄存器用于使所述时钟产生。当PLL处于锁定状态时，位PLOCK
在PLLCON寄存器（见图7 ）设置。
卫生防护中心块是电荷泵产生的VCO的电压基准
注入或提取连接PLLF引脚上的外部滤波器费（见
网络连接gure 8 ） 。过滤元件的值AR 详细参见“ DC
特性“ 。
VCO的块是压控振荡器的电压V控制
REF
亲
由电荷泵缩小一次。它产生一个方波信号： PLL时钟。
图7 。
PLL框图和符号
PLLCON.1
PLLF
PLLEN
N分频器
OSC
时钟
N3:0
Up
PFLD
下
PLOCK
PLLCON.0
卫生防护中心
VREF
VCO
USB时钟
R分频器
R3:0
USB
时钟
OSCCLK
× (
R + 1
)
USBCLK
= ----------------------------------------------
-
N+1
网络连接gure 8 。
PLL过滤器连接
PLLF
R
C1
VSS
VSS
USB时钟符号
C2
的典型值是： R = 100
,
C1 = 10nF的， C2 = 2.2 nF的。
14
AT89C5130A/31A-M
4337C–USB–02/05
