–––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––
s
ML53812-2
s
4.0信号说明
信号说明
[1]
名字
D_[7:0]
A_ [9:0]
ALE （ AS ）
CS_N
RD_N （ STRB_N ）
WR_N （ R / W_N ）
RESET
I_N （M）的
CT_D_DISABLE
L_NETREF_ [7 ：0]的
L_SI_ [7 ：0]的
MC_TXD
APLL_CLKREF
APLL_VDDO
APLL_VDDC
APLL_PC
APLL_VCO
APLL_VSSC
APLL_VSSO
APLL_TEST
TEST
TMS
TCK
TRST_N
TDI
INT
CT_D_ [31 ：0]的
CT_FRAME_A_N
CT_C8_A
CT_NETREF_1
CT_NETREF_2
CT_FRAME_B_N
CT_C8_B
ct_mc
描述
微处理器数据总线。 （ I / O ， TTL施密特8毫安， 5V容限）
微处理器地址总线。 （输入，TTL施密特， 5V容限）
英特尔总线模式 - 地址锁存使能。 Motorola总线模式 - 地址选通。微处理器地址总线A [ 9 ： 0 ]被锁
在内部对这种信号的下降沿。 （输入，TTL施密特， 5V容限）
片选。这个低电平有效信号，选择ML53812-2为一个微处理器读或写操作。 （输入，TTL施密特， 5V
宽容）
英特尔总线模式 - 微处理器总线读。 Motorola总线模式 - 微处理器总线选通。 （输入，TTL施密特， 5V容限）
英特尔总线模式 - 微处理器总线写。 Motorola总线模式 - 微处理器总线读/写信号。
（输入，TTL施密特， 5V容限）
复位。此活性高的输入信号进行初始化微处理器接口，配置和路由寄存器。 （输入，TTL
施密特， 5V容限）
微处理器总线模式。当此输入为低电平时，英特尔总线模式选择。当此输入为高电平，摩托罗拉总线模式是
选择。 （输入，TTL施密特， 5V容限）
CT_D全球禁用。 （ I / O ， TTL施密特， 8毫安， 50K的上拉电阻，可承受5V ）
本地网络参考文献[ 7 ： 0]输入。 （输入，TTL施密特， 50K的上拉电阻，可承受5V ）
局部总线串行输入数据的输入。 （输入，TTL施密特， 50K的上拉电阻，可承受5V ）
消息通道发送数据输入。 （输入，TTL施密特， 50K的上拉电阻，可承受5V ）
模拟PLL时钟参考输入。 （输入，TTL施密特， 50K的上拉电阻，可承受5V ）
3.3伏模拟PLL I / O电源
3.3伏模拟PLL内核电源
模拟PLL相位比较器模拟输出
模拟PLL VCO模拟输入
模拟PLL核心地
模拟PLL I / O接地
模拟PLL测试使能输入。 （输入，TTL施密特， 50K的上拉电阻，可承受5V ）
测试选择。该输入使能引脚连续性测试。 （输入，TTL施密特， 50K的上拉电阻，可承受5V ）
测试访问端口模式选择。 （输入，TTL施密特， 50K的上拉电阻，可承受5V ）
测试访问端口的时钟。 （输入，TTL施密特， 50K的上拉电阻，可承受5V ）
测试访问端口复位。 （低有效）。 （输入，TTL施密特， 50K的上拉电阻，可承受5V ）
测试访问端口数据输入。 （输入，TTL施密特， 50K的上拉电阻，可承受5V ）
中断输出。 （ I / O ， TTL施密特， 50 K吸合，截至8毫安， 5V容限）
CT总线串行数据流。 （ I / O ， PCI ， 5V容限）
CT总线"A"帧同步。 （ I / O ， TTL施密特24毫安， 5V容限）
CT总线"A" 8 MHz的时钟。 （ I / O ， TTL施密特24毫安， 5V容限）
CT总线网络参考1 （ I / O ， PCI ， 5V容限）
CT总线网络参考2 （ I / O ， PCI ， 5V容限）
CT总线"B"帧同步。 （ I / O ， TTL施密特24毫安， 5V容限）
CT总线"B" 8 MHz的时钟。 （ I / O ， TTL施密特24毫安， 5V容限）
CT总线消息通道。 （ I / O ， TTL施密特24毫安， 5V容限）
OKI半导体
5
