飞思卡尔半导体公司
特点
通过使用两个独立的指令和数据块地址支持块地址转换
翻译（ IBAT和DBAT ）各4项阵列。有效地址的同时比较
用块在翻译过程中的BAT阵列中的所有四个项目。根据PowerPC体系结构，
如果有效地址命中两个TLB和BAT阵列，蝙蝠翻译优先。
在603E有一个可选的32位或64位数据总线和32位地址总线。在603E的接口协议允许
多个主机通过一个中央仲裁器的外部竞争系统资源。该603E提供了一个
支持独家的， modied和无效的缓存状态的三态一致性协议。此协议
是MESI （ modied /独家/共享/无效）四态协议的兼容子集和操作
在连贯包含四种状态的缓存系统。在603E支持单拍和突发数据传输
对于内存访问，并支持内存映射I / O 。
在603E采用了先进的2.5 / 3.3 V CMOS工艺技术，并保持全接口的兼容性
与TTL器件。该PID7t - 603E是在这两个PBGA和CBGA封装。在CBGA封装
支持的200兆赫， 266兆赫和300兆赫的速度垃圾箱。该PBGA封装在引脚兼容降
替代CBGA ;然而，这个包只支持速度高达200 MHz 。
飞思卡尔半导体公司...
1.2产品特点
本节总结的603es实施PowerPC架构的特点。主要特点
在603E的情况如下：
高性能，超标量微处理器
- 多达3发行，每个时钟周期完成的指令
多达在每个时钟执行ve指令
- 单周期执行的指令最多
- 流水线FPU的所有单精度和大多数双精度运算
五个独立的执行单元和两个寄存器les
- BPU具有静态分支预测
- 32位IU
- 完全IEEE 754兼容FPU为单精度和双精度运算
- LSU为数据高速缓存和通用寄存器和的FPR之间的数据传输
- SRU的执行状态寄存器（ CR ） ，专用寄存器（ SPR ）的说明，并
整数加/比较指令
三十二的GPR整数运算
三十二的FPR为单精度或双精度操作数
高的指令和数据吞吐量
- 零周期跳转功能（转移折）
- 对未解决的条件分支可编程静态分支预测
- 取指令单元能够从所述指令高速缓冲存储器读取每个时钟两个指令的
- 一个六进入指令队列，提供前瞻能力
- 饲料转发，减少数据依赖于硬件的独立管道
N个16字节的数据cachefour路组相联，物理寻址; LRU替换
算法
PID7t - 603E硬件规格
欲了解更多有关该产品，
转到： www.freescale.com
3
