位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第35页 > ATF1502AS-7JC44 > ATF1502AS-7JC44 PDF资料 > ATF1502AS-7JC44 PDF资料1第3页
ATF1502AS(L)
框图
B
32
每32个宏单元中产生的埋入反馈前进到全局总线。每个输入
和I / O引脚也能服务于全球的总线。每个逻辑块中的开关矩阵，然后选择40
从全局总线的各个信号。每个宏单元也产生一个折返逻辑用语
这都到了区域公交。在ATF1502AS宏单元之间的级联逻辑可以快速，
有效地产生的复杂的逻辑功能。该ATF1502AS包含四个这样的逻辑
链，每一个都能够创建和项的逻辑与扇入多达40个乘积项的。
该ATF1502AS宏小区，在图1中示出，具有足够的灵活性来支持高度复杂的
逻辑函数以高速运转。宏蜂窝包括五个部分：产品条款
和乘积项选择多路复用器，或/异或/级联逻辑，一个触发器，输出选择和
启用和逻辑阵列输入。
未使用的乘积项是由编译器自动关闭，以减少功率变
消费。一个安全的保险丝，当编程，保护ATF1502AS的内容。两
的用户签名的字节（16位）是可访问的用户为目的，例如存储
项目名称，型号，版本或日期。用户签名是访问不管
安全熔丝的状态。
该ATF1502AS设备是在系统可编程（ ISP）的设备。它采用了行业标
准4针JTAG接口（ IEEE标准1149.1 ） ，并完全符合JTAG的Boundary-
扫描描述语言（ BSDL ） 。 ISP允许器件不用可以拆卸进行编程
从印刷电路板荷兰国际集团的。除了简化了制造流程， ISP也
可以通过软件来进行该领域的设计修改。
3
0995J–PLD–09/02
