位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第377页 > CY62147DV18L-55BVXI > CY62147DV18L-55BVXI PDF资料 > CY62147DV18L-55BVXI PDF资料1第1页
CY62147DV18
MoBL2
4 -MB （ 256K ×16 ）静态RAM
特点
超高速： 55纳秒和70纳秒
宽电压范围： 1.65V - 2.25V
与CY62147CV18引脚兼容
超低有功功率
- 典型工作电流为1mA @ F = 1兆赫
- 典型工作电流： 6毫安@频率= F
最大
超低待机功耗
易内存扩展与CE ， OE和特点
取消时自动断电
CMOS的最佳速度/功耗
软件包提供48焊球BGA
模式，功耗降低，当超过99％的
取消选择（ CE为高或都BLE和BHE是HIGH ） 。该
输入/输出管脚（ I / O的
0
通过I / O
15
）被放置在一个高im-
当pedance状态：取消（ CE HIGH ） ，输出显示
体健（ OE为高电平） ，这两个高字节使能和低字节使能
禁用（ BHE ， BLE HIGH） ，或写操作（ CE过程
低和WE低）。
写设备通过发出芯片恩完成
能（ CE）和写使能（ WE）输入低电平。如果字节低
使能（ BLE ）为低，然后从I / O引脚（数据I / O
0
通过
I / O
7
） ，被写入的地址引脚指定的位置
(A
0
至A
17
） 。如果高字节使能（ BHE ）为低电平，则数据
从I / O引脚（ I / O
8
通过I / O
15
）被写入的位置
在地址引脚指定的（A
0
至A
17
).
从设备中读取被断言芯片完成
使能（ CE）和输出使能（ OE ）为低，同时迫使
写使能（ WE） HIGH 。如果低字节使能（ BLE ）低，
然后从存储的位置数据由地址指定
引脚将出现在I / O
0
到I / O
7
。如果高字节使能（ BHE ）是
低，再从内存中的数据将出现在I / O
8
到I / O
15
。看
对于一个完整的描述的真值表的读写
模式。
该CY62147DV18是采用48球FBGA封装。
功能说明
[1]
该CY62147DV18是一个高性能的CMOS静态RAM
16位组织为256K字。该器件具有AD-
vanced电路设计，以提供超低有功电流。这
非常适合提供更多的电池寿命 （的MoBL ）便携式
应用，如蜂窝电话。该设备还具有
自动断电功能，可显著降低
功耗。该装置还可以将其置于待机
逻辑框图
数据驱动因素
A
10
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
行解码器
256K ×16
RAM阵列
检测放大器
I / O
0
- I / O
7
I / O
8
- I / O
15
列解码器
BHE
WE
CE
OE
BLE
A
11
A
12
A
13
A
14
A
15
A
16
POW
-
唐氏儿
电路
注意：
1.为了达到最佳实践建议，请参考上http://www.cypress.com赛普拉斯应用笔记“系统设计指南” 。
A
17
赛普拉斯半导体公司
文件编号： 38-05343牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年2月26日
