初步的技术数据
AD7667
在第一个转换上半月决定
阶段。因为这个原因，推荐的是，当
被提供的外部时钟，它是一个不连续的
时钟，只有切换BUSY为低电平时或更
重要的是，它不会在后过渡
半BUSY高。
外部不连续时钟数据读取后转换
锡永
有效的在时钟的上升沿和下降沿。 16
比特必须被读取之前的电流转换为的COM
完整的。如果不这样做， RDERROR变为高电平，并
可用于中断主机接口，以防止
不完整的数据读取。有没有“菊花链”
在这种模式下和RDC / SDIN输入功能应始终
的方式连接到高电平或低电平。
以减少性能的下降，由于数字活动，一
中，至少25 MHz的快速连续的时钟，当脉冲模式是
使用时，当正常模式用于32 MHz或40 MHz的时
用于经纱模式，建议将确保所有的位
在第一转换期的一半被读取。这是
也可以开始读取转换后的数据和
继续阅读最后位，即使新的转换有
已经启动。这允许使用较慢的时钟速率样
18兆赫的脉冲模式中， 21兆赫在正常模式和26
兆赫经模式。
微处理器接口
虽然最大吞吐量不能使用可以实现
这种模式下，它是最值得推荐的序列从站
模式。图18示出了它的详细的时序图
方法。在转换完成后，由BUSY指示
返回低电平，这个转换的结果可被读取，而
两
CS
和
RD
是低的。该数据被移出， MSB在前，
用16个时钟脉冲，并且是上升沿和下降沿有效
在时钟的边缘。
中此方法的优点，在转换perfor-
曼斯不会降低，因为没有电压瞬变
在转换过程中的数字接口。
另一个优点是能够以任何速度来读取数据
高达40 MHz的可容纳两个慢速数字主机
接口和最快的串行读出。
最后，在只有该模式下， AD7667提供了一个“菊花
使用RDC / SDIN输入引脚级联链“功能
多个转换器一起。此功能可用于减少有用
器件数量和线路连接时所需的，对于
例如，在隔离式多应用。
这两种设备的并置的一个例子示于
图19.同步采样，可以通过使用一个COM
MON
CNVST
信号。但是应当指出的是， RDC / SDIN
输入锁存于SCLK的相对的边缘，用于将所述一个
移出的数据SDOUT 。因此，对“上游”的MSB
转换器只需遵循LSB的“下游”转换器
在下一个SCLK的周期。
忙
OUT
忙
忙
该AD7667非常适合于传统直流测量
换货申请所支持的微处理器和交流信号
处理应用程序接口以数字信号处理器。
的AD7667设计成可以连接或者与一个平行-16-
位宽的接口或通用串行端口或I / O的
端口上的微控制器。各种外部缓冲器可
与AD7667用于防止耦合的数字噪声
到ADC 。以下各节说明了使用的
AD7667采用SPI -配备单片机， ADSP-
21065L和ADSP- 218X信号处理器。
SPI接口（ MC68HC11 ）
图21显示了AD7667之间的界面图
而像MC68HC11一个SPI -配备的微控制器。对
适应微控制器的慢速度，
AD7667作为从器件，数据必须在读
转换。此模式还可以对“菊花链”功能。
convert命令可以响应于启动
一个内部定时器中断。输出数据的读出，
一次一个字节，如果需要，可以在开始
响应转换结束信号（ BUSY正在进行
低），使用到微控制器的中断信号线。该
串行外设接口（SPI ）的MC68HC11是
配置为主机模式（ MSTR = 1 ） ，时钟极性
性位（ CPOL ） = 0 ，时钟相位（ CPHA ） = 1，
SPI中断使能（ SPIE = 1）通过写SPI CON-
控制寄存器（ SPCR ） 。该IRQ配置为
边沿敏感，只操作（ IRQE = 1选项
注册） 。
AD7667
#2
（上行）
RDC / SDIN
SDOUT
CNVST
CS
SCLK
AD7667
#1
（下游）
RDC / SDIN
SDOUT
CNVST
CS
SCLK
数据
OUT
在SCLK
CS里
在CNVST
图19.两个AD7667s在“菊花链”的配置
外部时钟数据读取转换期间
图20示出了它的详细的时序图
方法。在转化，同时兼具
CS
和
RD
是
既低，先前转换的结果可以被读取。
该数据被移出， MSB在前，用16个时钟脉冲，并
–20–
REV 。 A蛋白
