IPST
总线宽度可能不得不被设置为8位depend-
决于外部硬件的要求
洁具。
帖子闲置
在空闲周期遵循当前总线周期，
当在下一个总线周期是在一个不同的区域。
对于80引脚封装，所有区域都导通
芯片，该位清0 ;因为这额外
不需要tional空闲周期。
静态区0配置（ SZCFG0 ）注册
周期。一个正常的读操作至少需要
两个时钟周期。
注1 ：
这些位（位5和6），可以控制配置于
在模拟设备中使用的224引脚器件。该CPU
应该清除这些位为0时，将它写入到寄存器中。
7.3
等待和持有国家使用
7.2.3
静区0配置（ SZCFG0 ）寄存器是一个
字宽，读/写寄存器，用于设置时间和公交车
区特点0内存访问。在
CR16MHS9实施CompactRISC architec-的
TURE ，0区是由Flash EEPROM程序占用
内存。
该SZCFG0寄存器地址为F904十六进制。在复位时，该
寄存器被初始化为069F （十六进制） 。该寄存器的格式
如下所示。
15
14 13 12
版权所有
11
FRE
10
IPRE
4
3
HOLD
9
IPST
2
8
版权所有
1
等待
0
等待周期和保持周期的数量插入到总线
周期取决于它是否是读或写操作，则
内存型或I / O被访问，以及控制寄存器
器设置。
7.3.1
FLASH程序存储器
当CPU访问闪存程序存储器（ AD-
装扮0000 - BFFF十六进制） ，加入等待的数量和持有
周期取决于访问的类型和BIU寄存器设定
Tings的。
对于在快读模式下的读操作（ SZCFG0.FRE = 1），无
等待周期或持有周期使用。
在正常读模式的读出操作（ SZCFG0.FRE = 0），
插入等待周期数是1加上值令状
10到SZCFG0.WAIT领域。在这个字段中的数字可以
范围从0到7 ，因此等待周期的总数目
的范围可以从一到八份。插入的保持赛扬数量
克莱斯等于写入SCCFG0.HOLD字段的值，
其范围可以从0到3 。
对于在快读模式下的写操作（ SZCFG0.FRE = 1），
插入等待周期数是1 。无持有周期
使用。
对于写操作正常读模式（ SZCFG0.FRE = 0），
等待周期数等于写入的值
SZCFG0 。 WAIT字段加一（在后写入模式）或两个
（在早期的写模式） 。插入的保持周期的数目
等于写入SCCFG0.HOLD字段的值，
其范围可以从0到3 。
写入闪存程序存储器是一个ROM编程
的操作，需要一些额外的步骤，以说明
在Section8.3.2 。
7.3.2
RAM内存
7
BW
等待
6
5
注1
HOLD
BW
IPST
IPRE
FRE
内存等待周期
此字段指定TIW的数量（内部
等待每个内存加状态）时钟周期
上网，从000二进制无额外
tional TIW等待周期为111二元七
另外TIW等待周期。这些位会忽
接异或，如果SZCFG0.FRE位被设置为1 。
内存保持周期
此字段指定的Thold的时钟数
用于每个存储器存取周期，范围
从00二进制不要选丁字持有周期为11的二进制
为三颗T保持时钟周期。这些位会忽
接异或，如果SZCFG0.FRE位被设置为1 。
BW定义了外部总线宽度的区域。
总线宽度是重置为其默认初始化过程
值，它是16位。如果该位被清0
外部总线是8位宽。要设置克斯特
纳尔总线宽度为16位时，此位被设置为
1.对于80引脚封装的总线宽度有
被设置为1 。
帖子闲置
在空闲周期遵循当前总线周期，
当在下一个总线周期是在一个不同的区域。
对于80引脚封装，所有区域都导通
芯片，该位清0 ，因为这额外
不需要tional空闲周期。
初步空闲
一个空闲周期之前，当前的总线插
周期中，当此总线周期是在一个新的区域。为
80引脚封装，所有区域都导通
芯片，该位清0 ，因为这额外
不需要tional空闲周期。
快读使能
该位使能（ 1 ）或禁用（ 0 ）快读总线
周期。一个快速的读操作需要一个时钟
当CPU存取RAM存储器（地址E000-
E7FF十六进制），无等待周期或持有周期使用。
7.3.3
EEPROM数据存储器
有两种使用无等待状态或者一个等待状态时，
CPU访问EEPROM数据存储器（地址F000-
F27F十六进制） 。所需的等待状态的数目（零或1 ）
取决于CPU的时钟频率和工作模式，
并通过在该FEEDM位的编程控
MCFG登记，如Section8.3解释。无持有周期
被使用。
7.3.4
核心寄存器和外设访问
当CPU访问核心寄存器和片上外设
数常量在F000到FFFF的范围内，一个等待周期被使用。没有
持有周期使用。
对于FB00 - FBFF （端口B和C）的IOCFG DE-登记
termines的定时。
www.national.com
20
