位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1652页 > S5L9250B01-Q0R0 > S5L9250B01-Q0R0 PDF资料 > S5L9250B01-Q0R0 PDF资料1第123页
数据表
S5L9250B
块描述
PLL接收一个称为EFMI作为其输入信号，该信号的零跨越从RF块的输入信号转换成在
限幅器，其处理在数字信号电平，并输出它。该PLL同步这一标准输入信号（ EFMI ）
用其内置的VCO时钟的频率和相位。 VCO时钟同步的EFMI信号是适当
按照速度划分。抖动是由与该时钟锁存输入信号，一旦消除。这是为了减少
当解调错误返回到在DSP块中的原始信号。锁相环通常被称为决定
电路。
I / O德网络nition
符号
EFMSL
EFMNR
EFMGN
iDACO
VCTRL
RVCO
RDAC
VALC
ALGCO
ALCLF
PLLHD
CLVLOCK
PLCK
EFML
PLOCK
PLOCK1
CK33
其他MICOM
注册
MICOM寄存器
请参阅MICOM寄存器描述。
I / O
I
I
I
O
I
B
B
I
O
I
I
I
O
O
O
O
I
I
简单的切片机输出
限幅器的输出与噪声抑制
EFM模式生成由DSP （测试）
电荷泵输出
VCO控制电压
VCO V / I转换电阻器
偏置电阻IDAC的电荷泵
参考电压回路的自动增益控制
（ ALC）的
ALGC PWM输出（数字电平）
ALC PWM LPF输出（直流电压，模拟电平）
置高时DFCT ，休克，轨道跳跃
CLV LOCK指示灯
VCO时钟分为N个
通过PLCK再定时EFM
PLL锁定指示与滞后
PLL LOCK指示灯不滞回
系统时钟33 MHz的
MICOM接口
从MICOM I / F
以数据分割
从DSP
从CLV / CAV
以DSP
以DSP
从DSP
描述
为单芯片的评价
从数据分割
123
