IDT72T1845 / 55 /65 /八十五分之七十五/一百〇五分之九十五/一百二十五分之一百一十五2.5V TeraSync 18位/ 9位的FIFO

2Kx18 / 4Kx9 ， 4Kx18 /

8Kx9 ， 8Kx18 / 16Kx9 ， 16Kx18 / 32Kx9 ， 32Kx18 / 64Kx9 ， 64Kx18 / 128Kx9 ， 128Kx18 / 256Kx9 ， 256Kx18 / 512Kx9 ， 512Kx18 / 1Mx9

商业和工业

温度范围

如果异步

PAE

被选择的配置，所述

PAE

为低电平

在读时钟（ RCLK ）的低到高的转变。

PAE

被复位到高电平

在写时钟（ WCLK ）的低到高的转变。如果同步

PAE

被选择的配置，所述

PAE

更新在RCLK的上升沿。看

图26中的

异步可编程几乎空标志时序（ IDT

标准和FWFT模式） ，

的相关定时信息。

半满标志（ HF ）

这个输出表明一个半满的FIFO。上升WCLK优势，填补了FIFO

超过半满套

HF

低。该标志将保持为低电平，直到差

写之间指针和读指针变为小于或等于一半的

该装置的总深度;上升RCLK边缘，完成此条件

套

HF

高。

在IDT标准模式下，如果没有读复位后执行（MRS或

PRS ） ，

HF

会后低（D / 2 + 1 ）写入FIFO 。如果X18输入或输出X18

总线宽度选择， D = 2048的IDT72T1845 ， 4096为IDT72T1855 ，

8,192的IDT72T1865 ， 16,384为IDT72T1875 ， 32,768为

IDT72T1885 ， 65,536为IDT72T1895 ， 131,072为IDT72T18105 ，

262,144为IDT72T18115和524,288的IDT72T18125 。如果两个X9

输入和输出X9总线宽度选择， D = 4096的IDT72T1845 ，

8,192的IDT72T1855 ， 16,384为IDT72T1865 ， 32,768为

IDT72T1875 ， 65,536为IDT72T1885 ， 131,072为IDT72T1895 ，

262,144为IDT72T18105 ， 524,288为IDT72T18115和1,048,576

为IDT72T18125 。

在FWFT模式中，如果没有读取复位之后执行（ MRS或

PRS ） ， HF

会后低（ D-1 /2 + 2 ）写入FIFO 。如果X18输入或X18输出总线

宽度被选择时， D = 2049为IDT72T1845 ， 4097为IDT72T1855 ，

8193为IDT72T1865 ， 16385为IDT72T1875 ， 32769的

IDT72T1885 ， 65537为IDT72T1895 ， 131073为IDT72T18105 ，

262145为IDT72T18115和524289的IDT72T18125 。如果两个X9

输入和输出X9总线宽度选择， D = 4097的IDT72T1845 ，

8193为IDT72T1855 ， 16385为IDT72T1865 ， 32769的

IDT72T1875 ， 65537为IDT72T1885 ， 131073为IDT72T1895 ，

262145为IDT72T18105 ， 524289为IDT72T18115和1048577

为IDT72T18125 。

参见图27 ，

半满标志时序（ IDT标准和FWFT模式） ，

的相关定时信息。因为

HF

由两个RCLK更新和

WCLK ，它是异步的考虑。

ECHO读时钟（ ERCLK ）

回声读出时钟输出均HSTL和LVTTL模式提供的，

通过RHSTL选择。该ERCLK是一个自由运行的时钟输出，它会永远

按照RCLK输入不分

任志强， RCS 。

该ERCLK输出和输入RCLK与相关的延时。这

延迟读取时为使用者提供了一个更有效的读出时钟源

从尺寸Qn输出数据。这是在高速行驶时特别有用

在装置内的变量可能会改变数据的访问时间。这些

变化的存取时间可能引起的环境温度下，供给

电压，器件特性。该ERCLK输出也补偿任何

迹尺寸Qn数据输出装置和接收装置的输入之间的长度的延迟。

任何变化影响的数据存取时间也将有相应的

在ERCLK输出由FIFO装置产生的，因此ERCLK效果

输出电平的转换应该总是在相对时间在相同的位置

的数据输出。请注意， ERCLK为设计保证比慢

最慢的尺寸Qn ，数据输出。参阅图4，

回声读时钟和数据

输出关系，

图28中，

回声读时钟&读使能操作

与图29中

回声RCLK &回声

任

手术

为定时信息。

ECHO读使能（二连）

回声读使能输出两个HSTL和LVTTL模式提供的，

通过RHSTL选择。

该

EREN

输出被提供给用于在结合ERCLK

输出，并提供该读出装置用更有效的方式进行读取

从在高速行驶时的尺寸Qn输出端口的数据。该

EREN

输出由控制

内部逻辑，其行为如下：

EREN

输出为低电平有效的

RCLK周期，一个新字被从FIFO读出的。即，上升沿

RCLK会引起

EREN

去主动，LOW如果两个

任

和

RCS

是活动的，低

和FIFO不为空。

串行时钟（ SCLK）

在节目标志的系列负载偏移寄存器，上升沿

在SCLK输入用于加载串行数据存在于设置在SI输入

该

SEN

输入是低的。

数据输出（Q

0

-Q

n

)

(Q

0

- Q

17

对于18位宽的数据或（Q）的数据输出

0

- Q

8

为）数据输出

9位宽的数据。

RCLK

t

ERCLK

t

ERCLK

ERCLK

t

A

t

D

Q

最慢

(3)

5909 drw08

注意事项：

1.

任

低; RCS低。

2. t

ERCLK

＆ GT ;吨

A

，通过设计保证。

3. Qslowest是数据输出与最慢的存取时间t

A

.

4.时间，t

D

大于零，通过设计保证。

图4.回声读时钟和数据输出的关系

27