IDT72T1845 / 55 /65 /八十五分之七十五/一百〇五分之九十五/一百二十五分之一百一十五2.5V TeraSync 18位/ 9位的FIFO

2Kx18 / 4Kx9 ， 4Kx18 /

8Kx9 ， 8Kx18 / 16Kx9 ， 16Kx18 / 32Kx9 ， 32Kx18 / 64Kx9 ， 64Kx18 / 128Kx9 ， 128Kx18 / 256Kx9 ， 256Kx18 / 512Kx9 ， 512Kx18 / 1Mx9

商业和工业

温度范围

马克输入必须在重发的整个期间保持高电平

模式， RCLK的下降沿而马克为低将器件退出

重发模式并进入正常模式。任何数量的MARK位置可以是

FIFO操作过程中设置，只有最后一个显着的位置发生作用。一旦

标记位置已被设定的写指针不能增加超过此

显着的位置。在重传模式，写操作，该设备可能

继续不受阻碍。

第一个字告吹/串行输入

（ FWFT / SI ）

这是一个双重目的的销。在主复位时， FWFT的状态/

SI输入确定该设备是否会在IDT标准模式下运行，或

第一个字告吹（ FWFT ）模式。

如果在主复位时， FWFT / SI低，则IDT标准模式

将被选中。此模式使用空标志（ EF ）来表示是否

不是还有存在的FIFO存储器的任何话。它还采用了全旗

函数（FF） ，表明FIFO存储器是否有任何自由空间

写作。在IDT标准模式下，每一个字从FIFO中读出，包括

第一，必须使用读使能（ REN）和RCLK要求。

如果在主复位时， FWFT / SI高，则FWFT模式会

选择。此模式使用输出就绪（ OR）来指示是否有

是在数据输出有效数据（Q

n)

。它也使用输入就绪（ IR） ，以指示

FIFO存储器是否具有用于写入的任何自由空间。在FWFT

模式下，写入到一个空的FIFO中的第一个字直接进入Q

n

经过三RCLK

上升沿，

任

= LOW是没有必要的。随后的话必须是

使用读使能（ REN）和RCLK访问。

主复位后， FWFT / SI作为装载串行输入

PAE

和

PAF

的偏移到可编程寄存器。串行输入功能块仅是

当串行加载方法已在主复位选择使用。

使用FWFT / SI引脚功能相同的方式在两个IDT串行编程

标准和FWFT模式。

写选通&写时钟（ WR / WCLK ）

如果写端口的同步操作已经通过选定

ASYW ，

这

输入表现为WCLK 。

写周期开始于WCLK输入的上升沿。数据建立

时间和保持时间必须满足相对于该低电平到高电平转换

WCLK 。它允许停止WCLK 。请注意，当WCLK是空闲时，

FF/

IR ， PAF

和

HF

标志将不会被更新。 （请注意， WCLK是仅能够

更新

HF

标志LOW ） 。写和读时钟可以是

独立或重合。

如果异步操作已经选择了这个输入WR （写选通） 。

数据经由DN输入异步写入FIFO ，每当有

是WR的上升沿。在这种模式下，文输入必须连接到低电平。

写使能（ WEN ）

当

文

输入为低时，数据可以被加载到FIFO RAM阵列

在每个WCLK周期的上升沿，如果该设备是不完整的。数据被存储

在独立于任何正在进行读RAM阵列顺序地和

操作。

当

文

是高电平时，没有新的数据被写入RAM阵列中的每个WCLK

周期。

为了防止数据溢出的IDT标准模式，

FF

将变低，

抑制进一步的写操作。当完成一个有效的读取周期，

FF

将输出高电平允许写入发生。该

FF

由两个WCLK更新

周期+ T

SKEW

后RCLK周期。

为了防止数据溢出的FWFT模式，

IR

将变为高电平，抑制

进一步的写操作。当完成一个有效的读取周期，

IR

会

低允许写入发生。该

IR

标志由2的WCLK周期更新+

t

SKEW

经过有效RCLK周期。

24

文

被忽略，当FIFO满在任FWFT或IDT标准模式。

如果写端口异步操作已被选中，然后温

必须保持活跃， （并列LOW ） 。

读选通&读时钟（ RD / RCLK ）

如果读端口的同步操作已经通过选择

ASYR ，

这

输入表现为RCLK 。一个读周期在RCLK的上升沿启动

输入。数据可以被读出的输出，在输入RCLK的上升沿。

它允许停止RCLK 。请注意，当RCLK为空闲，则

EF / OR， PAE

和

HF

标志将不会被更新。 （请注意， RCLK为仅能够更新

该

HF

标记置为HIGH ） 。写和读时钟可以独立或

重合。

如果异步操作已经选择了这个输入RD （读

频闪） 。数据异步从FIFO通过输出寄存器读取

每当有对RD的上升沿。在这种模式下

任

和

RCS

输入

必须绑低。该

OE

输入用于提供的异步控制

三态尺寸Qn输出。

写片选（ WCS ）

该

WCS

禁用所有写（仅数据）输入端口，如果它被拉高。对

上写端口执行正常操作，

WCS

必须启用举行

低。

读使能（ REN）

当读使能为低时，数据从RAM阵列向装

在每个周期的RCLK的上升沿输出寄存器，如果该设备不是空的。

当

任

输入为高电平时，输出寄存器保存前一数据

并且没有新的数据被加载到输出寄存器。数据输出Q

0

-Q

n

维持先前的数据值。

在IDT标准模式下，每一个字在Q访问

n

包括所述第一

字写入FIFO为空，必须使用要求

任

前提是

RCS

为LOW 。当最后一个字被从FIFO中时，空标志读

（ EF ）将变低，抑制了进一步的读取操作。

任

被忽略的时候

FIFO为空。一旦写被执行时，

EF

将变为高电平，允许读取到

发生。该

EF

标志是由两个RCLK的周期+吨更新

SKEW

有效WCLK后

周期。两

RCS

和

任

必须是活动的， LOW（低）数据被读出的

上升RCLK边缘。

在FWFT模式中，写入FIFO为空的第一个字会自动进入

到输出端Q

n

上RCLK + T的第三有效低到高的跳变

SKEW

后的第一次写操作。

任

和

RCS

不需要被断言低的初

一句话，通过下降到输出寄存器。为了访问所有换言之，

读必须使用执行

任

和

RCS 。

在RCLK低到高

的最后一个字之后过渡已经从FIFO ，输出不准备读（OR）的

会去HIGH了真正的读（与RCLK

任

=低; RCS = LOW ） ，抑制

进一步的读操作。

任

当FIFO为空，则忽略。

如果已经选择的读端口的异步操作，则

任

必须保持活跃， （并列LOW ） 。

串行ENABLE （

SEN

)

该

SEN

输入的使能仅用于的偏移串行编程

寄存器。必须在主选择串行编程方法

复位。

SEN

总是一起使用

LD 。

当这些线都

低时，在SI输入上的数据可以被加载到程序寄存器每个位对应一个

低到高SCLK的转变。

当

SEN

为高电平时，可编程寄存器保留以前

设置并没有偏移加载。

SEN

功能在两个IDT中的相同的方式

标准和FWFT模式。